FPGA在高分辨率感应测井仪中的应用

高分辨率感应测井仪 (HRI)是一种正在研制的应用感应原理测量地层电阻率的精密仪器 .它在信息处理方面采用数字相敏检波法分离接收信号的实部和虚部 ;在硬件实现上采用数字运算能力强大的 DSP和高速高精度 (1 6 Bit,5 70 k SPS) A/D,还利用 FPGA(现场可编程门阵列 )控制所有的时序和工作状态 ,采用同一时钟源 ,可以保证发射信号和接收信号绝对同步 ,而且没有累计误差 ,能够达到很高的精度 .针对高分辨率感应测井仪 (HRI)介绍了采用 FPGA的硬件实现方案 ,具有一定的实际意义     

阵列侧向测井仪信号发送和接收设备的设计

提出了一种阵列侧向测井仪信号发送、接收设备的设计方案．在发送设备中采用ＭＣＳ５１单片机技术来产生六个频率不同、相位严格保持一致的发送信号．文章给出了阵列侧向测井仪信号发送设备原理方框图．针对信号接收的特点,笔者讨论了在接收设备中采用高共模抑制比、带有动态零点补偿的测量放大器抑制共模干扰;采用同步数字堆栈技术（即同步数字叠加技术）抵抗随机干扰、提高信噪比;采用数字滤波器进一步减小无用信号;采用ＦＦＴ技术测出各种频率点的幅值,从而计算各地层的电阻率的问题．     

基于FPGA的任意波形发生器设计

利用DDS (直接数字频率合成)原理、采用FPGA（现场可编程门阵列）芯片EP1C3T144C8实现系统时序及进行波形RAM的设计,并采用单片机进行显示控制及频率和相位设置,实现了高分辨率任意波形信号输出.     

一种双通道中频数字接收机的硬件设计实现

在电子对抗领域中,雷达信号的信息是信号分选、威胁识别、引导干扰的重要参数．与传统的模拟接收技术相比,数字接收机具有高分辨率、高可靠性、抗干扰能力强、灵活可变等许多优点．宽带、大动态范围、高灵敏度的数字接收机在电子对抗领域中有着广泛的应用前景．根据中频采样和数字下变频的基本原理,介绍了一种双通道中频数字接收机的硬件设计与实现方案．模拟信号经高速A／D采样后直接由FPGA进行信号处理．结果表明,系统具有成本低、精度高、结构简单等优良性能,可以满足实际需要．     

一种TD-SCDMA中频数字接收机设计

本文介绍了一种TD-SCDMA中频数字接收机的设计,该中频接收机利用AD9238实现中频信号采样,利用FPGA实现数字下变频,并采用DSP完成后续信号处理。给出了该接收机硬件电路设计的具体方案,并对各部分硬件电路设计进行了阐述。FPGA的应用使系统灵活性增强,一些信号处理算法可移植到FPGA中实现,提高了系统的运算速度。     

基于线性光耦HCNR201和RS-422的固态存储器的设计与实现

设计一种基于线性光耦HCNR201和RS-422总线接口的新型采集存储固态存储器,用于实现模拟量的采集和数字量的接收。采用HCNR201构成光耦隔离电路隔离2路0~5V模拟电压,由FPGA控制AD对其采编,同时应用RS-422接口电路接收1路PCM码流数据,将其混合编帧后转存写入FLASH中。重点阐述了固态存储器的硬件电路设计、FPGA逻辑设计与关键技术的解决方案。实际测试表明,该固态存储器能够准确采集接收2路模拟量与1路PCM数字量信号,存储数据完整可靠。     

感应测井仪实验装置的研制

在几何因子理论的基础上，运用感应测井仪线图系和反褶积滤波器理论结果研制了感应测井过程的模拟仿真实验装置，其结果与计算机数字仿真相比更接近于实际测井情况，该装置还可用于学生测井仪器课的实验，使学生更好地掌握感应测井理论，达到了理论和实验相结合的目的．本文进一步介绍了它的线圈系和反褶积滤波器的数学模型、硬件电路和仿真过程，如果对该装置的仿真过程稍加改进，它还可满足其它类型的感应测井仪的模拟仿真的需要．     

长波授时系统相位跟踪点检测的数字化研究

为了实现长波授时系统接收机的数字化，提高检测效率，对接收到的100kHz长波信号进行1MHz指定频率的采样，充分研究天波对地波信号的影响，找出相位跟踪点与被检测信号的几何关系，提出了一种用数字方式确定相位跟踪点的周期累加值算法．与传统的检测方式相比，该算法基于现场可编程逻辑器件（FPGA）实现，采用大量采样数据代替传统的单个峰值，实现了天波与地波的检测分离，并在运行的同时给出了协调世界时秒信息．采用FPGA相关工具的仿真结果表明，该算法能够有效地消除噪声与天波的干扰，在数字滤波后信号的信噪比高于21．6dB时，该算法能达到0．0％～0．4％的低失误率．     

基于正交采样的随钻电阻率测量响应特性

地层电阻率参数的精确测定是随钻电磁波电阻率测井仪器测量的关键,其测量的核心在于感应电磁波信号幅度比和相位差的计算。针对幅度比和相位差准确计算需求,采用正交采样方法,对相邻接收线圈处的感应电磁波信号进行预处理及正交采样,计算得到相邻接收线圈处感应电磁波信号的幅度比和相位差,并通过仿真实验分析线圈系结构穿过不同电阻率参数层状地层模型时相邻接收线圈处感应电磁波信号幅度比和相位差的响应特性,验证正交采样方法在幅度比和相位差准确计算方面的优势。结果表明:在感应电磁波信号数字采样时对每路信号进行多周期采样后取平均,提高了感应电磁波信号幅度比和相位差的计算精度;另外,通过正交采样方法对每路信号间隔T/4后进行采样,提高了计算速度。采用该方法能够满足随钻电磁波电阻率测井仪器对实时性的要求。     

基于CPLD的多功能核能谱测井仪检测系统

研制了一套基于CPLD的多功能核能谱测井仪检测系统，用于代替进口的ECLIPS5700地面系统完成对井下仪器的控制及数据采集，同时可作为仪器维修的辅助工具及进行数据处理方法研究的硬件平台。该设备以单片机为核心，采用薄膜键盘和图形式液晶显示器实现人机交互，采用复杂可编程逻辑器件（CPLD）实现传输接口的数字调制与解调，通过前端的驱动及信号处理电路与井下仪器连接，通过串行通信接口与上位主机相连，目前可以配接1329XA自然伽马能谱测井仪和2228XA岩性密度测井仪。在基本硬件不变的情况下，设备能够通过软件升级进一步满足不同仪器控制和测量的需要。     

FPGA数字脉冲压缩系统的研究与实现

针对线性调频信号用FPGAIP核进行设计并实现了单通道的数字脉冲压缩系统．阐述了数字下变频、脉冲压缩的原理．介绍了系统的硬件结构、主要设计模块和在FPGA上实现对中频线性调频信号进行脉冲压缩处理的方法．最后给出了MATLAB仿真和FPGA硬件实验测试结果,验证了文中给出的数字脉冲压缩器设计的工程可行性．     

被动雷达导引头中信号处理器的设计

采用DSP（数字信号处理器）＋FPGA（现场可编程逻辑门阵列）＋FLASH组成被动雷达导引头中的信号处理系统，该系统能有效地提高导引头的目标跟踪精度．由于采用了DSP，很好地实现了实时性；又由于采用了FPGA，使得系统集成度高、可靠性好、易于修改、使用灵活，因此具有较强的实用价值和参考价值。     

一种参数可动态智能设置的全数字锁相环路

在采用FPGA可编程技术实现的全数字锁相环路芯片中，通过使用VHDL硬件描述语言增加锁相环状态检测功能模块，能实现对锁相环工作状态（失锁或锁定）的检测。在片外设置一CPU对锁相环状态检测模块输出的状态信号进行检测，同时依据检测结果对不同状态下环路滤波器中可逆计数器模值进行动态智能设置，能实现锁相环路在失锁时快速进入锁定状态，在锁定时消除相位抖动和提高对噪声的抑制能力，从而达到改善输出频率质量的目的。     

基于FPGA的激光测距技术研究

该文探讨了以现场可编程门阵列（FPGA）为核心的激光测距系统,通过对激光信号的编码和解码,利用激光发射控制时钟的分频和内部锁相环（PLL）倍频,实现了高频计时时钟,达到了激光测距的目的,并提高了系统的精度和稳定性。在接收方面突破普通的被动接收方式,提出了利用窗函数接收回波的主动接收方式,结合窄带滤光片的滤光效果,提高了系统的抗干扰性能。测试结果显示该激光测距系统达到了预期效果。     

基于FPGA的软件无线电宽带多通道数字接收技术

针对宽带信号数字接收要求采样速度快、消耗资源多、难以实时处理的问题,利用频域多通道接收、中频数字化采样技术,论证了可应用于太阳射电日像仪的接收系统实现方案.引入一种高效的多相抽取滤波数字下变频方法,给出了基于FPGA的并行多路信号接收处理实现方案,仿真实验表明该中频数字接收模块设计方案具有好的可实现性.     

基于FPGA的DDS信号发生器内核的设计

本文简要介绍了直接数字频率合成（DDs）的组成及其工作原理,用单片FPGA实现直接数字频率合成技术（DDS）,产生稳幅正弦波、方波、三角波等波形,并在数字域实现了ASK、PSK调制信号,最后给出了波形信号发生器电路结构。     

一种基于Stratix EP1S80的信道化中频接收机

提出了一种改进的多相滤波器组信道化接收结构,给出了基于EP1S80 FPGA的设计实现方案,实现了对中频信号的正确接收.改进后的多相滤波器组信道化接收结构的各信道输出信号相互间不混叠,且更易于硬件实现.实验结果验证了本设计的有效性和可行性.     

FPGA＋AT89C51在摊铺机自动调平系统中的应用

本文利用现场可编程门阵列（FPGA）以及AT89C51单片机设计了一种摊铺机采用的超声波测距系统,该测距系统由单片机模块、复杂可编程逻辑器件FPGA模块、超声波发射模块与接收模块共四部构成。通过单片机与FPGA相结合,控制六路超声波的发射以及接收,进行了系统的软硬件设计,该检测系统可以克服环境温度及其它因素的影响,大大提高了系统的检测精度和灵活性,而且系统的集成度高,便于进行系统功能升级。     

一种伪随机控制的2 ASK 调制解调电路实现

设计一种以现场可编程门阵列（ FPGA ）作为伪随机序列信号发生器,通过级联方式实现幅度键控（ ASK）数字调制的电路实现方法。首先通过FPGA程序控制产生“0”、“1”等概的周期长度为15的伪随机基带序列,直接数字式频率合成器（ DDS）电路生成模拟载波信号,输入序列与载波信号进行ASK调制,再将ASK已调信号进行包络检波,还原出数字序列。电路测试表明,利用FPGA可以产生正确伪随机序列,ASK调制解调波形与理论分析一致,具有良好的应用价值。     

L波段SAR数字接收机优化设计

设计了一种基于FPGA的SAR数字接收机.接收机在L波段直接对射频信号进行采样,并由FPGA完成数字混频、滤波、降采样和数据传输.为提高输出信号的信噪比,并节省硬件计算资源,重点从频域的角度分析了接收机采样频率的选取和滤波器系数的优化设计.按照此方法设计的接收机能够充分利用输出信号的动态范围并根据输入信号的带宽选择合适的降采样率和数据传输速率.最后用软件仿真和硬件实现的结果证明了该设计高效、可行.