4个加数的并行加法器及扩展接口的研究

算术逻辑运算单元(ALU)决定着中央处理器(CPU)的性能,而加法器又决定着ALU的性能.为了提高CPU的性能,文章提出了一种4个加数的并行加法器及其接口扩展的研究方案,论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想;最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证,实验结果说明了所提加法器的设计合理性.     

基于QuartusⅡ的ALU的实现

计算机组成原理运算器部件ALU实验,一直是计算机专业老师的教学重点,也是多数学生反映的学习难点之一,相当一部分学生不能很好地完成这个实验。QuartusⅡ作为一种EDA设计软件,提供了完整的多平台设计环境。为了帮助学生更好地完成ALU实验,介绍了实现ALU的两种方法,并以实现简单的ALU为例,详细介绍这两种方法的具体实现。     

基于VHDL逻辑电路设计与应用

随着集成电路技术的高速发展,VHDL已成为设计数字硬件时常用的一种重要手段。介绍EDA技术及VHDL语言特点,以串行加法器为例,分析串行加法器的工作原理,提出了一种基于VHDL语言的加法器设计思路,给出串行加法器VHDL源代码,并在MAX PLUSII软件上进行仿真通过。     

三操作数加法器

本文介绍三操作数加法器.首先叙述加法器的工作原理,导出其逻辑关系式;然后,根据我国目前集成电路生产的实际情况,介绍两种器件较省、速度较快的三操作数全加器网络的实用线路.这两种线路,既可用单片"与或非"门组成,也可作为整体集成化生产时参考;最后,以32位加法器为例,讨论一种三级分组跳跃进位的进位链结构.     

基于FPGA的流水线珠算加法器设计

在图像处理、数字信号处理等领域需要用到大量加法运算,加法器运算性能对整个系统影响重大。根据操作模型原理,采用珠算算法设计了一个流水结构的并行高速硬件加法器,并在Xilinx Virtex-II的FPGA上实现了设计方案。在FPGA上集成8个处理单元完成并行计算,处理单元运用流水线结构,提高运算频率,并采用数据调度模块解决流水线上“数据相关”问题。仿真结果表明,32位珠算加法器平均运算仅需0.712ns,其速度是32位串行加法器的8.771倍,是32位并行加法器的1.588倍。这对于进一步优化实现硬件乘法器,甚至最终实现硬件除法器提供了研究空间。     

类比法、关联法在微机原理教学中的运用

针对微机原理与接口技术课程内容抽象、不易理解的特点,结合多年实际教学经验,通过采用类比法、关联法使学生容易对微机结构和工作原理的理解。列举了多个实例的具体运用,降低了学生学习的难度,收效良好。     

基于SABL的抗DPA攻击可重构加法器设计

差分功耗分析(Differential Power Analysis,DPA)通过分析密码器件处理不同数据时的功耗差异来盗取密钥。运用具有功耗独立特性的灵敏放大型逻辑(Sense Amplifier Based Logic,SABL)设计密码器件可以有效防御DPA攻击。通过对SABL电路与传统加法器原理的研究,提出了一种能够抗DPA攻击的可重构加法器设计方案。首先,结合SABL电路特点得到具有抗DPA攻击性能的加法器电路;然后利用控制进位方式构成可重构加法器,支持4个8位数据或2个16位数据的加法运算。Spectre模拟验证表明,该加法器逻辑功能正确,与传统加法器相比功耗独立性能提升了97%,防御DPA攻击性能明显。     

一种新的Booth乘法器设计方法

文章在分析了数字电路实现乘法运算的基本原理及部分积优化原理的基础上,提出了一种具有动态加速浮点乘法运算功能的变基Booth算法,该算法可以在不增加加法器负担的条件下收到较好的加速效果。在一个普通的2输入加法器的支持下,平均加速效果至少好于8基Booth,而面积和速度都优于前者。同目前集中于乘法器中阵列结构的优化方法相比,该文为乘法器优化设计提出了一种新的研究方向。     

两种简单可靠的磁心加法器

首先对双半加器的磁心加法器进行讨论,在它的基础上提出了两种串联磁心加法器的方案。 利用磁心逻辑电路的存储作用,加入必要的禁止脉冲以后,可以做到在一个主脉冲周期中将一个半加器使用两次,从而做到只用一个半加器完成加法运算的目的。这个方案节省了将近半数的基本单元。 按“多数决定”原理构成的磁心逻辑电路,可以组成磁心全加器,采取附加磁心的措施以后,可以提高可靠性,所用的基本单元,几乎与单半加法方案相等。 实验证明上述两种加法器的工作是比较可靠的;当电源变化±２０％时,仍然稳定工作。文中附有电路的参数和实验结果。     

计算机网络中的虚电路模拟实验设计

虚电路是计算机网络的一个重要部分,在教学过程中,学生理解比较困难。为了解决此问题,在虚电路原理的基础上,设计了一种虚电路模拟实验,帮助学生理解。     

飞行控制系统仿真实验研究

为提高学生对飞行控制原理知识系统性理解与掌握,提出了基于X-Plane和Ardu Pilot Mega的半实物飞行仿真实验设计和教学实验。阐述了实验系统组成、工作原理,并给出了仿真结果。教学实践表明,本仿真实验实现了飞行的可视性、直观性和可控性。该仿真系统高精度模拟了实际飞行控制系统,通过低成本的教学实验增强了学生对飞行控制原理的理解,提高了学生的实践能力。     

一种基于FPGA的音圈电机仿真系统

分析了音圈电机的工作原理,建立了音圈电机的数学模型,并对其传递函数进行数字化。在FPGA中,采用浮点数加法器和乘法器设计并实现了音圈电机仿真系统。测试了该仿真系统的冲击和阶跃响应,以及对常用电机驱动信号的响应情况。实验结果表明,该仿真系统误差低、调试方便、性能可靠。     

Quartus Ⅱ图形仿真用于计算机组成原理实验教学

软件仿真平台给我们提供了很好的学习环境,本文介绍了Quartus Ⅱ图形仿真在计算机组成原理实验教学中的应用,重点剖析了16位ALU的设计和实现,展示了仿真平台作为实验教学工具的良好效果。     

原电池的原理及其应用

本文在理解原电池的原理的基础上,分类介绍了原电池的应用,有助于学生系统掌握原电池部分的知识。     

8位模型机的设计与实现

为了帮助学生理解计算机组成原理整机实验教学内容,我们设计了一种8位模型机,并用VHDL实现它.它具有模块化、开放性和经济实用的特点,学生通过使用QuartusII可以调试模型机并观察模型机内部信息流动的过程,从而便于学生理解计算机的工作原理.学生反映通过调试模型机后,觉得计算机组成原理整机实验不再抽象难懂.     

交通信号灯实时控制与显示

对原有的交通信号灯实时控制实验进行较大改进,使之具有实用性、综合性及趣味性,加深学生对微机工作原理及接口技术的理解,提高学生软硬件综合设计水平,教学效果良好。     

快速静态进位跳跃加法器

该文提出了一种以两位加法器模块构成的静态进位跳跃加法器,通过对加法器尺寸的优化方块分配、方块之间的互补进位产生以及方块内部的多级超前进位逻辑3种方法获得快速静态进位跳跃加法器.当第一个方块的进位信号产生以后,其它每个方块从进位输入到进位输出仅需一个复合门的延时.已用PSPICE仿真工具对其进行了功能验证和仿真.通过门级延时分析和仿真结果比较,所提出的进位跳跃加法器的速度具有超前进位加法器的速度优势.     

PDCA循环管理模式在《通信原理》课程教学中的应用

《通信原理》课程注重对学生理解与实践设计能力的培养,教学中要求学生对系统的整体与分类能深入理解。依据PDCA循环管理程序,将《通信原理》教学工作分为四个阶段进行管理,即制定教学计划,实施教学计划,验证教学质量,处理存在问题。以此规范教学管理行为,使教与学有程序、质与量可监控,从而提高教学质量。同时,通过循环的规则不断发现新问题,制订新计划,沿着PDCA管理循环将《通信原理》教学工作推向前进。     

码分多址实验仿真软件设计

码分多址是通信原理课程教学中的难点内容,该部分内容较为抽象不利于学生理解。为此分析了码分多址技术的实现方法,结合MATLAB-GUI技术设计了"码分多址实验仿真软件",利用该软件可以实现两个用户同时语音输入情况下的码分多址处理,对软件仿真的效果进行了检验。结果表明:利用该软件能够成功的实现两路语音信号的码分多址处理和信号传输过程,研究成果可加深学生对码分多址技术基本原理与实现方法的理解,并为相关教学工作提供有力的支撑。     

京电池的原理及其应用

本文在理解原电池的原理的基础上，分类介绍了原电池的应用，有助于学生系统掌握原电池部分的知识。