层次化的片上网络设计方法

半导体技术的发展以及系统芯片应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂,出现了以片上网络为核心的通信结构。由于系统芯片结构和片上通信的固有特性,从提高通信性能和降低硬件开销的角度进行层次化片上网络的设计对系统芯片的发展具有重要意义。本文提出了层次化的片上网络设计方法,根据实现工艺和应用需求,进行层次划分,产生若干个IP子集(将这个子集称为"簇"),按照簇间的通信需求进行片上网络的设计。实验表明,采用层次化的片上网络设计方法,能够有效提高系统性能,降低硬件实现的开销,同时满足一定的服务质量要求。     

层次化的片上网络设计方法

半导体技术的发展以及系统芯片应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂,出现了以片上网络为核心的通信结构.由于系统芯片结构和片上通信的固有特性,从提高通信性能和降低硬件开销的角度进行层次化片上网络的设计对系统芯片的发展具有重要意义.本文提出了层次化的片上网络设计方法,根据实现工艺和应用需求,进行层次划分,产生若干个IP子集(将这个子集称为"簇"),按照簇间的通信需求进行片上网络的设计.实验表明,采用层次化的片上网络设计方法,能够有效提高系统性能,降低硬件实现的开销,同时满足一定的服务质量要求.     

面向Mesh片上网络的快速层次化多目标映射方法

为求得片上网络(NoC)拓扑映射的近似最优解,提出一种面向MeshNoC的层次化多目标映射方法--HMMap。该方法采用分组和多目标启发式算法,自动将给定应用的IP核映射到NoC体系结构上,有效支持大规模IP核的映射,并且能够很好地权衡系统通信能耗和延迟两个关键设计指标。实验表明,HMMap相对现有方法运行时间短,所得到的拓扑映射方案在降低通信能耗和延迟方面均效果显著。随着NoC规模的增大,HMMap的优势更加明显。     

基于三维Mesh片上网络的双链路互连架构

片上网络(network on chip,NoC)作为一种全新的片上互连通信架构,面积受限,却具有丰富的线资源。而且,三维片上网络的层间互连线很短,同时提供了在第三维度上的互连扩展性。根据这些特性,该文提出了一种基于三维Mesh片上网络的双链路互连架构。在垂直方向上,该架构采用双链路互连,使其通信带宽加倍;而且,跨层连接的垂直链路降低了消息传输的路由跳数。这些都带来网络平均延时的降低和最大吞吐量的提高,却仅仅增加一些控制逻辑电路。仿真结果验证了理论分析。与传统的单链路架构相比,该架构以较小的面积开销换取了较大的性能提高。     

Reliability-aware mapping and links voltage assignment for energy-efficient networks-on-chip

As feature sizes shrink, low energy consumption, high reliability and high performance become key objectives of network-on-chip （NoC） design. In this paper, an integrated approach is presented to map IP cores onto NoC architecture and assign voltage levels for each link, such that the communication energy is minimized under constraints of bandwidth and reliability. The design space is explored using tabu search. In order to select optimal voltage level for the links, an energy-efficiency driven heuristic algorithm is proposed to perform energy/reliability trade-off by exploiting communication slack. Experimental results show that the ordinary energy optimization techniques ignoring the influence of voltage on fault rates could lead to drastically decreased communication reliability of NoCs, and the proposed approach can produce reliable and energy-efficient implementations.     

基于数据重传的电压岛NoC能量优化

在支持电压岛的片上网络体系结构中,考虑供应电压对数据重传的影响,提出了一种新的能耗模型,并提出了基于电压岛划分、IP核映射和路由算法设计的架构方法.该方法针对电压岛划分、IP核映射和路由算法设计等问题,不仅考虑了IP核的计算能耗,还考虑了IP核之间数据在重传下的数据通信能耗问题.实验结果表明,在考虑数据重传的情况下,该设计方法能有效地降低系统能耗.     

一种基于竞争的无线传感器网络低延迟MAC协议

SMAC协议周期性侦听和休眠的低占空比机制大大地降低了无线传感器网络的能耗,但却是以牺牲延迟和吞吐量为代价的。针对SMAC协议虚拟簇间调度不一致而导致的休眠延迟问题,提出并设计了一种低延迟协议LDSMAC,该协议采用全局同步机制使整个网络内的所有节点形成统一调度,保证了全网内的所有节点在相同时间激活,从而解决了数据传输中的转发停顿问题。仿真结果表明,相比于SMAC协议,LDSMAC协议在能耗略有增加的情况下,大大地降低了传输延迟,提高了网络吞吐量。     

改进的非对称多通道路由器结构及其分析模型

为提高路由器的性能,提出了一种改进的非对称多通道路由器结构,并给出了相应的排队论分析模型,用于片上网络设计方案的性能评估.通过将非对称多通道路由器输入端口中特定输出方向的通道由单个扩展到一组,降低了该方向上的队列头阻塞;通过分析该结构的各种阻塞、报文到达率和服务速率,并借助M/G/1/N排队论模型构建了对应的分析模型.给定通道组中合适的通道数量,该结构可有效降低报文平均延时、提高饱和吞吐率;结构的分析模型与仿真结果之间的平均相对误差小于6.4%.     

基于拥塞控制的无线传感网蚁群最优化路由协议

无线传感网络（wireless sensor network,WSN）存在网络拥塞问题,并且网络的拥塞会造成丢包和能量的急剧损耗.针对网络拥塞问题,在高效节能蚁群路由(energy-efficient ant-based routing,EEABR)算法的基础上,提出基于拥塞控制的EEABR路由协议的改进的EEABR(improved EEABR,IEEABR)算法,该算法的核心是利用媒体访问控制（media access control,MAC）层上的包队列长路信息作为衡量拥塞度的标准,并作为寻找最优路径的判据之一.仿真结果表明,该算法具有投递率高和端到端时延小的特点,适合作为WSN的路由协议.     

基于拥塞控制的无线多媒体传感网地理位置路由协议

无线多媒体传感网络(wireless multimedia sensor network,WMSN)是一个能量受限的网络,能量问题直接影响到网络的生命期.如果知道目的节点的地理位置信息,路由请求(routing requests,RREQs)就可以减小包的转发范围,减少不必要的能量消耗.地理位置路由(location aided routing,LAR)基于该思想被提出.在LAR协议的基础上,利用媒体访问控制层(media access control,MAC)的拥塞信息,提出基于拥塞控制的LAR路由协议——ILAR(improved LAR).仿真结果表明,ILAR具有路由开销少、吞吐量大和包时延小的特点,适合作为WMSN的路由协议.     

NDN协议下的网络编码传输性能研究

当前的信息爆炸时代使得海量数据集中出现,数据传输速率呈指数级增长,数据命名网络（named data networking, NDN）中特有的大数据量的计算与存储方式,传统的互联网体系架构已经无法满足大数据量网络的性能需求.本文在NDN网络中引入网络编码技术,拟解决NDN传输协议下的网络传输性能问题,着重探讨了时延以及吞吐量两个网络性能参数.实验结果表明网络编码机制下能够实现多播路由无法达到的吞吐量,而且将多播路由下的网络时延减小了将近50%,改进网络性能,节省了网络传输资源,满足当前处理大数据业务的要求.      

Universal GALS Platform and Evaluation Methodology for Networks-on-Chip

A networks-on-chip(NoC)cost-effective design method was given based on the globallyasynchronous locally-synchronous(GALS)interconnect structure.In this method,the synchronous mode was used to transmit data among routers,network interface(NI),and intellectual property(IP)via a synchronous circuit.Compared with traditional methods of implementing GALS,this method greatly reduces the transmission latency and is compatible with existing very large scale integration(VLSI)design tools.The platform designed bas...     

一种新的片上网络拥塞感知容错路由算法

提出一个有效的路由通道选择机制,实现了基于片上网络(networks on chips,NoC)的拥塞感知的自适应容错路由算法(congestion-aware adaptive fault-tolerant routing algorithm,CAFR).该算法基于Up*/Down*路由算法得出源节点到目的节点每条路径的转向概率,再根据每条链路的两端路由器剩余内存时隙得出一个加权链路,最后由每条路径权重值和其路径的转向概率计算出源地址到目的地址各条路径的总权重值.实验结果表明,在无故障条件下,该算法的平均延迟和平均吞吐率都能维持较好水平.在故障条件下,该算法相对其他算法在吞吐量衰减方面有很大改善,尤其在故障率达到20%时,该算法吞吐量只有44.32%的衰减,而其他有容错性能的算法衰减达到48%~70%.     

面向按序执行处理器的预执行机制设计空间探索

面向按序执行处理器开展预执行机制的设计空间探索, 并对预执行机制的优化效果随 Cache 容量和访存延时的变化趋势进行了量化分析。实验结果表明, 对于按序执行处理器, 保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都能够有效地提升处理器性能, 前者还能够有效地降低能耗开销。将两者相结合使用, 在平均情况下将基础处理器的性能提升 24. 07% , 而能耗仅增加 4. 93% 。进一步发现, 在 Cache 容量较大的情况下, 预执行仍然能够带来较大幅度的性能提升。并且, 随着访存延时的增加, 预执行在提高按序执行处理器性能和能效性方面的优势都将更加显著。     

Low Latency High Throughout Circular Asynchronous FIFO

This paper describes a circular first in first out （FIFO） and its protocols which have a very low latency while still maintaining high throughput. Unlike the existing serial FIFOs based on asynchronous micropipelines, this FIFO＇s cells communicate directly with the input and output ports through a common bus, which effectively eliminates the data movement from the input port to the output port, thereby reducing the latency and the power consumption. Furthermore, the latency does not increase with the number of FIFO stages. Single-track asynchronous protocols are used to simplify the FIFO controller design, with only three C-gates needed in each cell controller, which substantially reduces the area. Simulations with the TSMC 0.25 μm CMOS logic process show that the latency of the 4-stage FIFO is less than 581 ps and the throughput is higher than 2.2 GHz.     

Reliable and Energy Efficient Protocol for Wireless Sensor Network

Low-power design is one of the most important issues in wireless sensor networks (WSNs) , while reliable information transmitting should be ensured as well. Transmitting power (TP) control is a simple method to make the power consumption down, but excessive interferences from potential adjacent operating links and communication reliability between nodes should be considered. In this paper, a reliable and energy efficient protocol is presented, which adopts adaptive rate control based on an optimal TP. A mathematical model considering average interference and network connectivity was used to predict the optimal TP. Then for the optimal TP, active nodes adaptively chose the data rate with the change of bit-error-rate(BER) performance. The efficiency of the new strategy was validated by mathematical analysis and simulations. Compared with 802.11 DCF which uses maximum unified TP and BASIC protocol, it is shown that the higher average throughput can achieve while the energy consumption per useful bit can be reduced according to the results.     

Fault-tolerant routing algorithm for network-on-chip based on dynamic XY routing

In order to ensure the reliability of network-on-chip (NoC) under faulty circumstance, a dynamic fault tolerant routing algorithm is proposed. This algorithm can implement detour routing when there are both static and dynamic permanent faults in the network. That means the packet is able to move around the faults to the destination with a non-minimum path. In addition, the multi-level congestion control mechanism gives the algorithm the ability to distribute the load over the whole network and to avoid hotspots around the faults. Simulation results demonstrate the advantage of the proposed routing algorithm in terms of average packet latency and packet loss rate compared with negative-first routing algorithm and DyAD routing algorithm in the presence of permanent faults. For the proposed algorithm, it can get much less average packet latency and lead to less than 20% packet loss rate. Biography: LI Xiaohui (1982–), male, Ph.D. candidate, research direction: SoC design Methodology, NoC design.     

一种基于发射功率控制的无线自组织网MAC协议

在无线自组织网数据链路层中,采用传统的功率控制机制会引起不同发射功率节点间的分组冲突。为了减少这种冲突和提高网络性能,提出了一种基于发射功率控制的无线自组织网MAC协议。通过引入交互发射功率等级信息和目的节点发送两次CTS帧的方法来缓解隐藏终端问题。网络仿真表明,在静止网络中CTPL协议与802.11 DCF协议相比可有效提高网络吞吐率,并减少部分能量消耗。通过仿真分析可知,该协议在无线自组织网络静止场景中可提高吞吐率,降低传输时延以及延长网络使用寿命。     

面向众核处理器的独立调试系统设计方法

基于片上网络(Network-on-Chip,NoC)技术的众核处理器正成为当前高性能处理器的设计焦点.传统的调试系统结构不能很好地应用于众核处理器体系结构,众核处理器中踪迹数据传输、调试事件传播、时间戳同步等方面均面临重大挑战.为解决上述问题,提出一种具有高带宽、低资源消耗的独立调试系统设计方法.该方法通过减少长互连线,提高了调试通道工作频率,以较少的互连线即可实现高带宽传输通道;同时调试组件采用分布式的对称结构,具有良好的可扩展性.在踪迹数据传输结构中,提出了一种带宽平衡的非侵入式踪迹数据导出方法,该方法通过软硬协同方式来配置踪迹通道仲裁的权重值,降低硬件复杂度.在调试事件的传播上,构建了与片上网络拓扑一致的事件传播网络,该网络在易于物理实现的同时具有事件传播延迟低的特点.在时间戳的同步方法上,提出了一种通过软硬件协同的时间同步方式,以很小的硬件代价实现了较精确的时间戳同步.