数字滤波器的微机实现

数字滤波器可以在通用计算机上用软件实现,也可以用数字电路硬件来实现。软件实现方便,灵活性好,但不易进行实时处理。硬件实现速度快,容易进行实时处理,但灵活性差。我们用APPLE Ⅱ微机实现数字滤波器,采用高级语言和汇编语言相结合,它不仅灵活性好,且可以进行实时处理。实现数字滤波器的框图如图1所示。两个LPF的作用是:前面一个起抗混迭作用,后面一个起平滑作用。用Saraga法借助于计算机对它们进行设计。平滑滤波器的     

数字滤波器的CPLD实现

介绍一种利用复杂可编程逻辑器件(CPLD),采用窗函数实现线性相位数字滤波器的设计,以低通数字滤波器为例说明应用FLEX10K器件的设计过程.设计中,从提高滤波器的处理速度出发,在传统结构的基础上导出减少乘、加次数的优化结构,并利用FLEX器件系列中的查找表LUT结构构成向量乘法器,快速完成乘、加运算,提高了滤波器的工作速度并节省了器件资源.     

FIR数字滤波器的FPGA实现

介绍了采用加法器树和线性相位结构在FPFA上实现FIR数字滤波器的方法,并通过Verilog HDL用Quartus II进行了仿真.相对于采用传统的移位相加乘法器和直接型结构的FIR滤波器设计,这种实现方式在性能上有明显的优势,使执行效率得到了较大提高.尤其在滤波器的阶数较大的情况下,优势会更明显.     

递归数字滤波器的硬件实现

本文讨论了一阶递归型数字滤波器的硬件设计,由建立数学模型到确定相应的硬件逻辑。给出了实验结果,并用软件在DJS—6计算机上得到验证。     

数字滤波器的设计及实现

本文介绍了数字滤波器的设计,着重阐述了怎样用单板机和微机实现数字滤波器。内容分两部分,一、用TP-801单板机实现IIR滤波器,并分析了滤波结果,二、用窗口法和频率采样法设计FIR滤波器,给出了FIR数字滤波器的冲激响应h(n)。     

FIR数字滤波器的FPGA实现

介绍了数字滤波器FIR的原理、应用领域及设计思想,比较了各种实现FIR滤波器方法的优缺点,说明了利用Matlab、 DSPBuilder、QuartusII 等软件以FPGA实现16阶低通FIR滤波器的步骤及方法.     

数字匹配滤波器的设计与实现

采用高效的数字匹配滤波器设计是数字接收机中提高信噪比改善系统信号处理性能的一项关键技术.介绍了基于匹配滤波理论,采用FPGA构造出匹配滤波器,并以高速DSP作为计算以及控制字发生器,设计出一款有效的适合于已知线性调频信号(LFM)匹配滤波系统,有效的提高了信号处理系统的信噪比.     

数字匹配滤波器的递归折叠实现

针对数字匹配滤波器(DMF)的FPGA实现提出一种优化结构. 利用16位移位寄存器(SRL16E)的存储潜力,设计递归延迟线(RDL);再利用RDL抽头个数倍减而抽头样本速率倍增的特点和时分复用技术,提出DMF的递归折叠结构. 该结构以提高工作时钟频率为代价,增大延迟线的采样率以及相关运算单元的吞吐率,从而成倍降低DMF的资源消耗. 当采用1/4递归折叠结构时,资源消耗仅为优化前的1/3.     

基于FPGA的FIR数字滤波器的实现

在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。在工程实践中,往往要求对信号处理要有实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现FIR滤波器。既具有实时性,又兼顾了一定的灵活性,越来越多的电子工程师采用FPGA器件来实现FIR滤波器。     

基于DSP的FIR数字滤波器的实现

可编程DSP(digital signal processor)是一种能够快速进行数字信号处理的特殊微处理器,而数字滤波器是DSP的基本应用之一.通过介绍利用DSP技术,采用线性缓冲区和带移位双操作寻址的方法实现FIR滤波器的设计.目前所见文献,多数为滤波器的模型设计,所得结果只是在MATLAB等实验环境下模拟仿真完成,带有很大的局限性,而FIR数字滤波器可在TMS320C5402 DSK系统板上实现,保证了仿真和实现结果的一致性.     

基于DSP的FIR数字滤波器的实现

介绍了FIR滤波器的基本结构、设计方法和循环寻址的特点，给出了利用TMS320DM642设计FIR数字滤波器的主要编程语句及其实验波形。实验证明，该滤波器准确度高、稳定性好，易于移植使用，具有较强的实用性与灵活性。     

用微型机设计和实现数字滤波器

本文讨论数字切比雪夫滤波器的设计方法,给出了设计实例,并在Z80单板机上用汇编语言程序实现了这个滤波器。文中还对该系统进行了实验验证。     

用TMS32010实现FIR数字滤波器

本文介绍了用 TMS32010单片数字信号处理器实现有限冲激响应(FIR)数字滤波器的方法.着重考虑如何减少处理时间和所需要的数据存储单元.以实现长度为80的带通 FIR滤波器为例,对直接式编程和循环编程作了权衡比较,并给出了所实现的滤波器的频率响应.     

FIR数字滤波器设计及DSP实现

介绍了利用窗函数法设计FIR数字滤波器,给出了详细的设计步骤,将设计的滤波器应用到三个混合的正弦波信号,利用低通滤波器进行滤波,并用MATLAB进行仿真,以验证滤波器的性能,将设计的符合要求的滤波器在TI公司DSPTMS320VC5402上实现,实验结果表明利用窗函数法设计的滤波器达到符合要求的性能指标。     

心电信号数字滤波器的设计与实现

心电信号是心脏疾病的重要医学诊断依据.为获取具有实用价值的诊断信息,介绍在心电信号处理中滤波算法的实现,探讨针对心电信号的工频干扰和肌电干扰的数字滤波方法,选取有效的滤波算法用于消除和抑制工频干扰、肌电干扰.通过对采集到的离散心电数据和理想心电信号相比较,设计出对工频干扰和肌电干扰进行处理的数字滤波器方案,利用Matlab仿真技术进行比较和分析,从而得到较为理想的心电信号.实验表明,选取的心电数字滤波方法能达到预定设计要求,具有实时性、有效性等优点.     

典型数字滤波器的实现和拓扑设计

本文对给定传递函数的典型数字滤波器的实现数,给出了准确的计算公式,并提出了设计数字滤波器的拓扑方法。最后,用实例来说明设计过程。     

FIR带通数字滤波器的有效实现

本文介绍了不对称和对称带通 FIR 滤波器。在单支路的实现中,滤波器由一个 RRS 滤波器和一个幅度均衡器级连组成;在两支路的实现中,每个支路由两个 FIR 节级连而成。在每一个支路中,第一个 FIR 节是成形滤波器,它有很稀疏的脉冲响应(这大大地减少了运算次数);第二个 FIR节是插入器,它把成形滤波器中不需要的通带频谱分量衰减到预给的阻带指标以下。用两个不同字长的 RRS 滤波器级连,可以使一个滤波器节的零点抵消另一个滤波器节的旁瓣峰值,并能减少计算的复杂性。这些结构能方便地调整带通滤波器的中心频率,并且具有良好的合入噪声和系数量化灵敏度特性。     

用FPGA实现FIR数字滤波器的新方法

在介绍用FPGA设计FIR数字滤波器常用的正则有符号数字量（CSD）编码技术和分布式算法（DA）的基础上,提出了一种改进的实现方法.该方法根据滤波器系数的特点将滤波器分为两个部分,一部分采用CSD编码技术设计,一部分采用DA算法设计.通过Quartus2软件仿真,在Cyclone EPEC6Q240C8芯片上实现了多个FIR数字滤波器.实验结果表明：改进的实现方法在一般情况下更加节约芯片面积,且实现的FIR数字滤波器完全达到了性能要求.     

椭圆数字滤波器的分析设计与实现

本文用第一类椭圆积分W(Ω,k)导出了雅可比椭圆函数Sn,Cn,dn及若干性质,并利用这些性质在Sn零极图的三个边上合成了椭圆摸拟滤波波形,得出了相应的传递函数H(s).接着将波形上的零极点a…,b…依次映射到λ平面,s平面,z平面,直至用z平面的零极点表示出椭圆数字滤波器的传递函数H(z),进而以实例说明椭圆数字低通,高通,带通.带阻滤波器的设计方法和怎样编出相应的程序,最后给出了实验结果.     

基于多分辨框架下实现数字滤波器

用复频域（z域）分析方法分析二通道滤波器的结构模型,提出测定信噪比的算法。与数字Hibert滤波器进行比较,结果表明,在小波域内,基于多分辨框架下,利用二通道滤波器可实现一般数字滤波器滤波效果。在子带间窜拢可忽视情形下,该二通道滤波器可推广到多层次情形。