基于FPGA的通信原理实验平台研制与应用

基于软件无线电为目前通信技术的发展方向,相位调制在数字调制技术中具有重要的地位,并结合扩频通信在移动通信系统中的广泛应用,在卓越工程师培养背景下,以FPGA技术为基础研制了以扩频通信收发系统设计为基本案例的通信原理实验平台。教学实践证明,该平台综合了开放性设计平台与传统验证性实验箱的优点并与工程应用紧密结合,既促进学生对通信专业知识的熟练掌握,激发学生的实验兴趣和创新意识,又显著提高了学生的创新能力和工程应用能力,值得在高校中推广。     

基于FPGA技术的通信原理课程实验教学研究

根据目前通信原理课程实验教学的现状,提出并利用FPGA及QuartusII软件设计通信原理课程实验系统,给出了实施方案.该系统结合了传统实验方法和计算机仿真技术的优点,在教学中效果明显提高.     

伪随机序列的FPGA设计与应用

m序列具有类似于随机噪声的某些统计特性,并且容易产生和复制,广泛应用于通信领域中的扩频通信、流密码、信道编码等领域。本文主要介绍了m序列,产生m序列的FPGA算法以及其在扰码和解码中的应用。     

基于FPGA的STT-MRAM信道虚拟实验平台设计

为了研究STT-MRAM信道的通信性能,采用Verilog HDL对该信道进行建模,以实现磁信道的读写错误率与磁隧道结高/低阻态的模拟.该文搭建了基于FPGA的虚拟实验平台,选用极化码作为信道编码方案,对信息序列进行编码,将编码序列在信道中传输,在接收端采用Fast-SSC进行译码,并通过PCIe接口实现上位机与FPG...     

基于FPGA实现的深空通信中Turbo码编译码器

研究了信道纠错编码Turbo码，并提出了利用FPGA实现Turbo码编译码的方法。编码采用了顺序输入，并行编码，顺序输出。译码选用Max-Log-MAP算法，针对该算法采用查表法实现交织，以提高交织速度，译码器内部采用并行级联调用，以减小译码延时。通过计算机模拟仿真表明。所设计实现的Turbo码其有良好的性能和实用价值。     

基于FPGA的通信实验箱设计

提出了一款基于FPGA的通信实验箱的设计方案,介绍了系统的硬件布局及各个硬件模块的功能,详细分析了电源系统、下载配置工具以及数模、模数转换电路的设计等关键技术问题,为通信系统的教学提供了很好的实验平台。     

基于FPGA的光纤通信系统中曼彻斯特编码器的设计

介绍了一种在光纤通信系统中曼彻斯特编码器的设计.采用EDA技术结合VHDL语言,在MAXPLUS Ⅱ仿真环境下进行了仿真,波形正确,实现了编码设计.     

基于FPGA实现的深空通信中Turbo码编译码器

研究了信道纠错编码Turbo码,并提出了利用FPGA实现Turbo码编译码的方法$编码采用了顺序输入, 并行编码,顺序输出。译码选用Max-Log-MAP算法,针对该算法采用查表法实现交织,以提高交织速度,译码器 内部采用并行级联调用,以减小译码延时。通过计算机模拟仿真表明,所设计实现的Turbo码具有良好的性能和 实用价值。 关键词#深空通信%+,-./码%456$7/8$431算法%0123     

探讨基于FPGA技术的微机组成原理实验系统

介绍了基于FPGA技术微机组成原理实验系统的组成和特点,给出了系统整体框架及功能模块示意图,并简介了基于FPGA的微机原理实验的安排与实例。     

基于CPLD/FPGA实现基带信号的编译码器

本文简单介绍了常用的基带传输码AMI码的编码规则,重点对AMI编码器和译码器的设计提供建模的方案,并且在ALTERA公司EDA软件Max plusII的开发设计平台下,给出了部分VHDL源程序及时序仿真波形。实验证明:可以实现基带信号的编译码器。     

基于FPGA和PC机的客流统计系统设计

提出了一种基于FPGA和PC机的客流统计系统的设计方法。其中基于FPGA的下位机数据采集与处理电路模块采用Verilog HDL语言和原理图相结合的方式设计,上位机的人机交互界面及串口通信采用Visual C＋＋6．0设计完成。经模拟仿真和实际电路验证,结果表明该系统具有结构简单,成本低廉,计数准确率高的特点,能够很好地实现客流统计的功能,并可在不改变硬件平台的情况下对系统随时进行升级与重构,具有良好的适用性。     

一种基于FPGA的AES加解密算法设计与实现

设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.     

基于FPGA的直接数字频率合成器的设计

基于FPGA器件EP1K30QC208芯片,采用VHDL设计实现了一个相位、频率均可控制的数字频率合成器,并在ZY11EDA13BE试验系统中完成硬件测试。经实验验证,输出波形达到了技术要求,性能良好,控制方便,证明了基于FPGA的DDS设计的可靠性和可行性。     

基于FPGA的雷达图像采集卡的设计

以基于FPGA的雷达卡为研究对象,介绍了雷达卡图像采集技术及其整体设计.完成了图像采集卡的硬件结构设计;介绍了WinDosw的基本原理,并完成Windosw下PCI驱动程序的设计.该技术成功应用在航行数据记录仪(VDR)中,增强了VDR开发中的自主知识产权.     

基于FPGA的三电平SVPWM IP核的设计

三电平SVPWM控制相对复杂,如采用DSP来控制,则需要多片配合控制,一致性较差。采用纯硬件手段实现FPGA产生多路SVPWM信号,具有速度快、编程方便、能在线配置等优点,并能生成IP核,方便推广应用。仿真实验证明了该设计行之有效。     

基于FPGA的交织器的设计与实现

运用交织技术,以现场可编程门阵列(FPGA)实现DVB系统前端的交织器.具体分析了其实现原理和工作过程,并给出了仿真的交织器输出波形,最后用特定的FPGA器件来实现.     

基于FPGA的多接口路由系统设计与实现

在异构设备采集数据的过程中,为解决多种接口之间数据传输与交互的问题,设计了一种基于FPGA的多接口路由系统。给出了该系统的总体设计方案,针对不同端口间地址不匹配的问题,提出了一种基于虚拟IP地址分配方法的路由算法,并对其进行了仿真,最后在FPGA上实现了该算法。实验结果表明该系统具有不同接口之间数据路由寻址功能,能够满足不同应用场景、带有多种接口设备数据采集与传输的功能需求。