基于复杂可编程逻辑器件的数字频率计的设计与实现

采用自上向下的设计方法，设计了基于复杂可编程逻辑器件的数字频率计．以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示．用VHDL语言编程，由CPLD（Complex Programmable Logic Device）EPM7128SLC84—15完成各种时序控制及计数功能．该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点．     

基于可编程逻辑器件的数字系统设计

采用混合设计的方法基于大规模可编程逻辑器件电子设计自动化技术，对于大型数字系统的设计进行了探讨，提出了如何划分多个层次，如何划分出各自独立的功能块是设计的关键。而低层的VHDL书写并不是那么重要。     

运用可编程逻辑器件设计频率计的一种方案

运用可编程逻辑器件、EDA技术设计数字电子系统,具有设计快速、调试方便、系统可靠性高、便于升级等优点。文中介绍基于可编程逻辑器件设计数字频率计的一种方案,给出了频率计的结构图和部分仿真结果。仿真结果表明该系统的设计方案正确。     

可编程逻辑器件在多媒体公共广播系统中的应用

介绍多媒体公共广播系统的组成及CPLD(可编程逻辑器件)在数字系统设计中的应用,用AHDL语言描述程序设计。由此体现ISP(在系统可编程)器件在数字系统设计中具有多功能性的适应能力,为实现许多复杂的信号处理和信息加工提供新的思路和方法。     

基于ISP器件可扩量程的数字频率计的设计

采用Lattice公司的可编程逻辑器件ispLSI 1016的设计出可扩量程的数字频率计,给出了设计过程及部分模块的电路结构。     

可编程逻辑器件在多媒体公共广播系统中的应用

介绍多媒体公共广播系统的组成及CPLD(可编程逻辑器件 )在数字系统设计中的应用 ,用AHDL语言描述程序设计。由此体现ISP(在系统可编程 )器件在数字系统设计中具有多功能性的适应能力 ,为实现许多复杂的信号处理和信息加工提供新的思路和方法。     

基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

复杂可编程逻辑器件设计中延时影响的仿真分析

为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律，针对数字逻辑延时单元核的数学模型，采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核，通过数字核复用建立了多延时单元部件，并运用电子设计自动化软件，通过选择不同的复杂可编程器件对延时单元进行了仿真分析、结果表明，数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关．所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据．     

可编程逻辑器件在嵌入式系统中的应用

针对当前嵌入式系统的特点，提出了一个采用“微控制器＋可编程逻辑器件”的系统结构来解决其所面临的问题。这种系统结构不但可以弥补嵌入式系统本身的一些不足，而且加入了它原先所不具备的一些特性。通过2个设计实例具体阐明了如何来设计这种结构的嵌入式系统。     

可编程逻辑器件及硬件描述语言的EDA方法

介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法和采用CPLD器件进行电路设计的优点，着重介绍了在电子系统设计中，使用CPLD器件和传统集成电路设计的不同，采用CPLD设计是一种基于芯片的、“自顶向下”的设计方法，本文给出了一种键盘扫描的硬件及软件的设计实例。     

基于CPLD的步进电机控制器

介绍了步进电机的工作原理,利用复杂可编程逻辑器件产生编码脉冲和控制信号,通过驱动放大电路实现了对步进电机速度和方向的精确控制,并用VHDL语言完成了程序的编写,给出了仿真结果并实际应用于电机的控制.     

用复杂可编程逻辑器件（CPLD）实现的数字钟控系统

以Lattice半导体公司的ispLSI1032E-70PLCC84为典型器件,ISP Synario System 3.0为编程软件,介绍了利用在系统高密度可编程逻辑器件构成数字钟控系统的基本方法。     

利用复杂可编程器件设计速度测量系统

基于复杂可编程逻辑器件和红外传感器的综合技术,设计了物体速度测量系统。该系统根据精度要求设计可编程逻辑器件的时钟频率,用线性拟合方法进行数据处理。通过数值实验,该系统测量精度达0.1m/s,测量精度较高、成本较低,具有能实时连续测量、自动复位、操作方便等优点。该设计解决了传统测量方法中系统庞大、精度受限的问题。     

应用可编程逻辑器件实现时间控制器芯片的设计

介绍了开发可编程逻辑器件的EDA软件和硬件的描叙语言VHDL主要特点，并以时间控制器电路设计为例，叙述了自顶向下的设计方法。     

可重构的硬件实验系统

可编程技术的迅速发展，给电子系统的设计带来了极大的方便，基于芯片的设计方法将成为今后发展的主流，这就要求即将工作于电子和信息领域的学生学会并掌握这种设计方法。然而目前各高校使用的实验仪器大部分仍局限于做传统的验证性实验，使学生未能充分发挥其创造才能。文中介绍了笔者研制的一套以可编程器件为核心实验系统，可进行多种数字电路的设计，具有可重构的特点。最后，介绍了一个简单模型机的设计过程。     

基于FPGA的数字存储示波器对外围芯片的控制设计

数字存储示波器采用ARM与FPGA双处理器结合的嵌入式系统设计方案,重点介绍在FPGA中如何实现对外围芯片的通信与驱动,采用VHDL语言,以逐层描述的设计模式,分成ARM接口通信控制模块和外围芯片驱动功能模块,整个设计主要负责接收ARM的控制指令,根据其指令要求,发送控制命令到其它芯片驱动功能模块,协调整个数据采样过程,确保数据按照如采样率、采样方式、触发方式等参数设置要求进行采样,确保采样数据的可靠性。     

基于可编程芯片及EDA技术的快速心率测试系统设计

应用可编程芯片和EDA技术实现了快速心率测试系统的设计,介绍了快速测试的原理及控制芯片各模块的功能和设计,并给出了EDA工具平台MoxplusdⅡ中的时序波形.相对于传统的电路设计方法,实现起来更方便和快捷.     

用高密度可编程逻辑器件实现参数化FIR滤波器

从提高FIR滤波器的处理速度出发，在传统结构的基础上导出减少乘、加次数的优化结构，并利用FLEX器件系列中的查找表LUT结构构成向量乘、加运算，提高滤波器的工作速度并节省器件资源。最后，利用Altera公司的MAX PLUSII软件进行了并、串FIR滤波器的逻辑设计，达到了硬件实现参数化FIR滤波器的目的。     

基于可编程逻辑器件的单向壳核函数构造方法

针对构造公钥密码时出现函数单向性和陷门性矛盾的问题, 通过引入单向壳核函数新型公钥密码体制, 根据可编程逻辑器件PLD的设计思想和结构
特征, 给出一种单向壳核函数的构造方法, 其安全性等同于一次一密. 与传统公钥密码体制相比, 单向壳核函数具有更广的包容性和更高的安全性, 是一种灵活性更强的公钥密码体制.