一种CAVLC解码器的研究与实现

熵解码算法性能好坏是H.264视频解码器性能高低的关键因素之一.基于上下文的自适应可变长编码CAVLC是H.264中采用的两种熵编码方案之一,通过对其解码过程的分析,用Verilog HDL实现了CAVLC解码器的硬件设计,用简单的加法操作代替耗时的查表操作,加快了解码速度,并实现仿真验证及综合,可达到1080p(@30Hz)视频的实时解码要求.     

H.264中CAVLC算法改进

简要分析了H.264中的上下文自适应变长编码（CAVLC）,并研究其采用的Golomb编码,提出了一种基于最优Golomb编码参数选择的改进算法.利用前一个需编码的数值的Golomb编码最优参数,对当前编码参数进行预测,使当前编码参数更逼进它的最优编码参数.试验结果表明：该算法较原有算法能更好的压缩残差数据,在量化参数QP较小时,能带来一定的压缩增益.     

H.264视频解码器的设计与实现

H.264是新一代视频编码标准,具有高压缩率和友好网络接口,标志着视频压缩技术的最新发展。DirectShow是目前windows操作系统上的优秀的多媒体开发编程接口。本文提出了一个基于Directshow的H.264解码器的实现方案。这一实现在多媒体应用中具有广泛的参考价值。     

一种H.264残差系数修剪算法

针对H.264残差系数编码中位置信息占用码率较多这一问题,提出了一种H.264残差系数修剪算法.该算法首先对视频序列进行预测、变换、量化以及扫描,然后对扫描后获得的残差系数进行线性分组,并采用率失真优化准则对残差系数分组进行修减,再在给定量化步长范围内计算每一个宏块在不同量化步长下的修剪结果,最后将率失真代价最小时对应的修剪剩余残差系数编码输出.实验结果表明,与H.264残差系数编码算法相比,该算法在相同码率下的峰值信噪比最多可以提高0.9dB,在相同信噪比下最多可以节省17%的码率.该算法没有改变H.264的码流结构,与标准兼容.     

一种适用于H.264的整像素运动估计算法

该文针对H264视频编码标准中的多种块模式帧间预测，提出了一种新的整像素运动估计算法．本算法具有易于软硬件实现的特点，且在保持了编码器原有的率失真特性的同时，可显著提高编码器编码速度，在一般PC机环境下，QCIF图像编码速度约为20～50f／s．     

一种鲁棒的H.264加密方案

本文所提出的一种鲁棒的H.264加密方案采用了帧内预测模式置乱、帧间预测模式置乱、整数变换系数加密和运动矢量加密.同时,为了降低计算复杂度和尽量不影响压缩比,该方案只对整数变换系数中拖尾系数（±1）符号位进行加密,以及对运行矢量选择加密.根据理论分析和实验结果表明,该方案具有较高的安全性和较好的实时性,几乎不影响压缩比,并且支持直接码率控制,误码弹性较好.     

一种H.264/AVC解码器中IQ/IDCT的模块设计

讨论了H.264/AVC解码器关键技术中的IQ/IDCT模块的设计扫描模式。对残差进行反向扫描后,利用量化参数对亮度、色度进行IQ/IDCT变换,并按照指定的格式输出,最后参照ITU-T Recomm endation H.264(03/2005)给出测试结果。     

基于CW5521的H.264视频解码器实现与优化

针对 ChipWrights 公司的多媒体处理芯片 CW5521 硬件结构特点,设计了适应实时信号处理的高性能 H.264 解码器架构.阐述了优化的具体过程和优化前后的性能对比.实验结果表明,该解码器能实现 VGA 解析度下25 f/s以上的实时解码.     

基于T264的H.264视频采集与处理的设计与实现

H.264是新一代的高效率高质量的视频压缩标准。本文研究了利用DirectShow技术和开源的T264编解码器实现H.264视频采集与播放的方法。该方法可以广泛的应用在视频电视电话会议、远程网络课堂、实时视频监控、远程医疗等多媒体应用中。     

基于ARM920T的H.264解码器优化的研究

H.264以其编码效率高和网络容错性强等优点,成为当今最先进的视频编码标准[1]。文章基于ARM920T,对H.264解码器分别从算法级别和代码级别进行了优化,优化后性能有显著提升。     

一种新的H.264/AVC标量量化并行VLSI结构

针对H.264视频编码标准关键技术52级标量量化的VLSI实现过程中,传统结构的速度和面积不能有效满足H.264在高速高并行编码应用中的实时要求,通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法,有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能,当级数为2时,其块处理速率可以达到121.6MHz, 能够满足4096×2304@120Hz视频的实时处理要求。该结构在面积和功耗方面较传统结构也有较大的改进,采用SMIC 0.13μm工艺单元库,综合时钟频率设为100MHz时,等效门和功耗分别节省了38%和30％。     

H.264/AVC错误恢复新技术

随着无线视频和网络视频的兴起,视频传输的健壮性问题越来越突出,视频编码的抗误码性能研究成为近年来研究的热点之一.最新的视频编码标准H.264/AVC采用了一系列的错误恢复措施,本文主要介绍其中3个新的:FMO(灵活的宏块排序),RS(冗余片)和参数集;并通过实验讨论其优良的抗误码性能.     

一种新的H.264/AVC标量量化并行VLSI结构(英文)

针对H.264视频编码标准关键技术52级标量量化的VLSI实现中,综合考虑速度和面积因素,传统结不适用H.264在高速高并行编码应用中的实时要求,通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法,有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能,当级数为2时,其块处理速率可以达到121.6 MHz ,能够满足4096×2304 @120 Hz视频的实时处理要求。该结构在面积和功耗方面较传统结构也有较大的改进,采用SMIC 0.13μm工艺单元库,综合时钟频率设为100 MHz时,等效门和功耗分别节省了38 %和30 %。     

H.264/AVC中进行帧间预测的研究及实施

本文给出了一种帧间预测的设计方法及结果,该方法利用已编码相邻宏块的时间和空间相关性信息预先检测图像,对图像各区域可能采用的编码模式进行判定,从而大大简化了模式选择的过程.实验结果表明,该方法可以在图像质量基本保持不变的基础上,有效地降低编码的复杂度.     

基于H.264/AVC的帧间编码快速算法

为了减少H.264帧间模式判决的复杂度,提高编码速度,提出了一种帧间模式选择快速算法.该算法对所有编码模式进行综合分析,利用当前宏块的绝对差值以及率失真值对所有编码模式进行三级分裂,在一定误差范围内能够快速寻找最佳编码模式,加快模式判决过程.通过基于H.264/AVC测试模型JM86的仿真实验表明,在保持图像质量和码率基本不变的情况下,该算法可以有效提高编码速度.     

H.264/AVC视频编码新技术研究

从帧内预测、帧间预测、整数变换和SP/SI帧等方面介绍了H.264所采用的各种新技术。     

一种H.264／AVC解码器关键技术的设计

本文提出了H.264/AVC解码器的系统结构及其核心单元总体结构的设计研究方案.重点包括系统的流水线设计、双总线设计以及IDCT变换、帧内预测、帧间运动补偿等关键模块的设计与大规模逻辑实现.硬件解码部分在200 MHz 系统时钟时可以实时解码H.264 High 4:4:4 profile 4.0 level码流.     

应用于H.264/JVT/AVC中的解块滤波结构的算法实现

根据H.264/JVT/AVC的要求,设计了一个有效的解块滤波的硬件结构.我们使用具有可配置数据通道的8×4 8-b it移位寄存器来提供滤波器(并行输入,并行输出的F IR滤波器)所需要的水平和竖直方向上的数据,设计了两个SRAM片,一个存放当前图像数据,另一个存放相关联的数据.在0.25微米技术下的综合结果是:19.1K门(不包含96×32和64×32的两个SRAM),100 MH z.此硬件结构也可以完成720 p,30 MH z的滤波要求.