一种基于Galois环振的真随机数发生器设计

本文提出了一种基于Galois环振的真随机数发生器设计方法。为了改善随机性,采用了合理的采集手段和后处理方式。该方案采用纯数字电路设计,功耗较低,集成度较高,便于实现。最后基于真随机数测试标准AIS31,对实际设计的真随机数发生器进行了评测,实验结果表明,本设计符合AIS31的测试要求。     

基于振荡采样的真随机数发生器IP设计

为了得到真正硬件产生的随机数序列,采用振荡电路作为物理源,设计了混洗电路和扰频电路来改善输出序列的均衡性和数据冗余,它具有真随机数发生器的不可预测性高、随机性好的优点.理论分析表明,采用该方法可使获得的随机数序列达到完全的均衡分布,计算验证和检测结果也证实了其输出序列的随机性要好于未经处理的输出序列.最后给出了一种使用FIFO实现的随机数发生器模块跨时钟域总线接口.该设计能够较好地与系统其他模块相集成.     

一种随机数发生器新算法的研究

提出一种均匀分布伪随机发生方法，只要对种子的选取稍做限制，就具有良好的随机性和均匀性。     

任意分布随机数发生器的一种构造方法

研究了利用均匀分布随机数发生器产生其他任意分布随机数的方法 ,给出了产生指数分布和正态分布随机数的两个实例并进行了检验     

一种真随机比特流发生器

针对现有高质量随机序列生成方法速度慢、效率低,无法满足信息安全系统需求等问题,本文提出一种真随机比特流发生器,该比特流发生器电路简单,便于集成化,并采用多路噪声提取方法,进一步增加了输出比特流的随机性,产生的随机数据在进行后处理前就具有良好的统计特性。目前,本方法已经获得国家专利,专利号：201020202483.0     

一种新的随机数发生器的研究与改进

基于Mersenne Twister发生器,提出了一种新的随机数发生器:先对MT递推式进行改进,再将得到的发生器与线性同余发生器进行组合.得到的新随机数序列具有更优越的统计性质,其周期与MT相同,在实际问题的计算中可认为是无穷长,能有效地满足Monte Carlo模拟的计算要求.     

基于量子元胞自动机的真随机数发生器设计

量子元胞自动机(quantum-dot cellular automata,QCA)是一种典型的纳米器件,有望成为VLSI设计中CMOS晶体管的替代者.文章基于QCA的内禀属性,以QCA交叉耦合结构为理论依据,设计一种真随机数发生器(true random number generator,TRNG),从基础单元的设计...     

基于Weierstrass函数的随机数发生器

研究了Weierstrass函数∑∞n=0ancos(bnπx)中a,b,x的取值对序列{xn}的随机性的影响;证明了b>1时能够产生具有不可预测性的优良随机序列{xn}.在此基础上设计了一个用于数据加密的随机数发生器.和其他的随机数发生器相比,在保持优良的随机性的前提下,该随机数发生器具有序列不可预测、较大的密钥空间、占用较小的存储空间、算法简单、实现方便等优点.在一定程度上加强了随机数发生器的安全性,符合一个较好的随机数发生器的要求.     

基于混沌系统的真随机数发生器芯片设计和实现

提出了一种真随机数发生器的硬件设计.结合时间离散混沌与振荡器采样,即由时间离散混沌系统作为高频振荡源,通过低速时钟采样产生随机数.理论研究和测试分析证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片能在1 MHz时钟下输出满足随机性测试的串行随机数,且抗干扰性较好.     

一种应用于智能卡的真随机数产生器的研究与设计

本文论述了一种应用于智能卡上的片上真随机数产生器。此真随机数产生器包含两个完全相同的振荡器,用其中一个振荡器对另外一个进行采样,利用振荡器采样过程中抖动导致的不确定性来产生随机源。针对非接触智能卡的特殊要求,电路设计中采用了低功耗和抗电源扰动设计。测试结果表明:真随机数产生器在速率达到1MS/s的情况下,通过了所有的真随机数标准统计NIST测试。该真随机数产生器采用SMIC 0.18μm CMOS 2P4M工艺实现,在1.8V标准供电下的功耗是0.028mW,芯片的面积为0.003mm2。     

一种基于FPGA的真随机数生成器的设计

针对当前真随机数生成器(TRNG)中存在资源开销大、可移植性差的问题,设计了一种利用数字电路时钟抖动以及相位漂移工作的TRNG.TRNG以多组反相器振荡环路作为随机源,使用线性反馈移位寄存器(LFSR)实现后处理.在Xilinx Spartan3平台的测试实验中,探讨了振荡环数目、采样频率等设计参数对TRNG输出结果的随机特性的影响.测试结果表明这种基于多组振荡环结构的TRNG产生的随机序列安全可靠.由于仅使用了普通逻辑单元,使得该TRNG能快速移植到集成电路设计流程中,缩短了开发周期.     

基于FPGA的任意分布高速伪随机数发生器

在FPGA上通过并行线性反馈移位寄存器实现高速均匀分布伪随机数,并且采用适合FPGA处理的“接受拒绝”的方法使输出满足用户指定的任意分布．伪随机数发生器结构简单,无需FPGA内嵌DSP模块,适用于各种类型FPGA上实现．     

基于鼠标移动轨迹的真随机数产生方法

给出一种运用计算机中鼠标移动轨迹这一随机事件产生真随机数的算法,与传统基于鼠标的随机数生成算法相比,在采样原始数据过程中,该方法得到的数据随机性更高,与其他用物理过程产生真随机数的算法相比,不用接额外的电路和设备,成本较低,从而解决了产生真随机数开销过大的问题.通过对产生的随机数进行均匀性和独立性检验,结果表明该方法所...     

基于MO-CCCDTA电控调谐电流模式比较器及其应用

提出将MO-CCCDTA应用于非线性区的思想.先分析MO-CCCDTA的开环电流特性,并给出电流模式单限比较器.后给出基于MO-CCCDTA的电流模式滞回比较器.最后以此为基础,给出一个电流模式方波振荡器及其电路参数.该电路仅由2个MO-CCCDTA和1个接地电容组成,因而适宜集成,振荡频率和幅度能独立地电控调谐.计算机仿真表明电路正确有效.     

试析伪随机数发生器对随机局部搜索的影响

在解决一些NP难的组合优化问题时，很多优秀的元启发算法利用了随机局部搜索（SLS）策略．而随机局部搜索策略的关键在于随机数发生器（PRNG），从随机数发生器的周期和速度特性探索了其对随机局部搜索的影响．主要实验方法是，测试多个实例及运行多遍程序，目的是消除随机意义的偶然性．分析了两个案例：一个是30pt方法，它是优化旅行商问题（TSP）的有效方法；另一个是RLS方法，其为解决最大团（MCP）的目前最优方法．另外，探索了是否存在较好的随机数发生器．结果表明，对这两个案例，不同特性的随机数发生器对实例有不同程度的影响，而且也存在较好的随机数发生器．     

基于FPGA的快速均匀分布随机数发生器

随机数广泛应用于信息论、控制论、排队论、可靠性理论及人工智能等领域,利用FPGA的高效性、稳定性来产生均匀随机序列的方法为系统设计或测试带来了极大的便利.本文在原有算法基础上结合同余法及Lag Fibonaicc序列的特点,构建了一个快速高质量的均匀分布随机数发生器.实验研究证明随机数发生器具有良好的随机特性及均匀性.     

在电子计算机上产生随机数的一种方法

本文主要讨论在电子计算机上产生随机数的一种方法。结合DJS—100系列计算机,用执行程序的结果说明了产生的随机数都是伪随机数。最后指出只有对具有均匀分布统计特性的随机数才可以进行应用。     

一种低功耗高精度电流比较器的设计

针对传统电流比较器功耗高、精度低等问题,提出了一种基于Wilson电流源的CMOS电流比较器电路.它由Wilson电流源、差分放大器和输出增益级3部分组成.由于Wilson电流源具有较好的恒流特性以及较高的输出阻抗,所以该电流比较器具有较高的比较精度和低延迟的传播特性.采用TSMC 0.18 CMOS工艺HSPICE模型参数对该电流比较器的性能进行了模拟,该电路具有较高的比较精度,当参考输入电流为5 nA时,电路正常工作.当输入差分电流为1μA时延迟为2.2 ns,电路的功耗在TT(typical)工艺角下为95μW.结果表明,该CMOS电流比较器具有较大的速度/功耗比,性能受工艺偏差影响较小,适用于高速、低功耗电流模集成电路.     

伪随机数随机性的一种新检验

伪随机数通过的随机性检验越多,说明其随机性越好．利用生产的随机数精度固定这一特点,根据小数点后面n个数字之和,提出了尾数和的概念,并给出了求尾数和分布频数的算法．根据尾数和分布概率提出了一种检验伪随机数的新方法．当尾数较长时,尾数和的分布服从渐近正态分布．求出其期望和方差,并给出了求尾数和分布概率的近似估计公式．     

一种紧凑高效LFSR结构的均匀分布随机数产生器

针对利用线性反馈移位寄存器生成均匀分布随机数序列连续值之间呈现出较强相关性的问题,研究了一种多位前跳技术,并采用该技术在可编程门阵列硬件中,高效紧凑地实现非相关、均匀分布随机数序列并行量化输出。在一定条件下,采用新方法的均匀分布随机数产生器,其计算复杂度和所需硬件资源的增加是微乎其微的。