数字式双模锁相频率合成器的设计

介绍了一种数字式双模锁相环频率合成器的设计方法。该方法采用大规模集成锁相频率合成器芯片145152-2,高速双模分频器芯片MC12022,集成压控振荡器MC1648,集成运放OP07构成锁相式频率合成器电路,该电路具有结构简单,成本低,频率分辨率较高,频率范围宽,输出信号频谱纯净,可智能控制的特点。     

吞除脉冲式数字锁相频率合成器的设计

文章介绍了通信系统中的吞除脉冲技术,然后分析了专用数字集成锁相频率合成器MC145152-2芯片的结构特点及应用原理,最后详细介绍了一种用MC145152-2芯片配合外置分频器MC12018构成吞除脉冲式数字锁相频率合成器电路的设计方法.     

基于MC145159的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.     

基于TC9181的数字锁相频率合成器的设计

文章介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片TC9181的工作特性,给出了基于集成锁相环芯片TC9181的“吞除脉冲”式串行数字锁相频率合成器设计方法,为高频频率合成器的设计提供了一个较好的思路。     

电压控制LC振荡器设计

电压控制LC振荡器是如今使用非常广泛的一类电子器件，本设计选用西勒振荡电路作为VCO．只要改变二极管MMBV109两端的电压，即可改变VCO的输出频率。并且利用锁相环频率合成技术．采用大规模PLL芯片MC145152和其他芯片构成数字锁相环式频率舍成器，使输出频率稳定度进一步提高。     

宽频带数控频率合成器

根据频率合成技术，介绍一种宽频带数控频率合成器，对集成锁相环MC145152、双模分频器CE71C进行讨论，并研究对该频率合成器的仿真分析结果。     

基于LMF100的自动跟踪带通滤波器的设计与实现

开关电容滤波器较其他滤波器更易实现对信号频率的跟踪滤波.采用LMF100开关电容滤波器芯片和锁相环电路MC14046,研究与设计了一种简单实用的自动跟踪带通滤波器.该滤波器是一个四阶的由LMF100中两节工作模式1的二阶带通滤波器级联构成,使用MC14046锁相环和双BCD同步加计数器MC14518对输入信号产生100或50倍频脉冲作为LMF100的时钟,实现带通滤波器中心频率的自动跟踪.实验结果表明,该滤波器取得了较好的跟踪滤波效果.     

基于锁相环芯片的锁模激光器稳频方法

提出了一种基于锁相环芯片的方法对作为光源的锁模激光器脉冲重复频率进行锁定,以提高射频拉远系统中光纤链路传输信号的频率稳定度.在分析了由锁相环芯片和锁模激光器构成的锁相环模型的基础上,分别设计和制作了工作于100 MHz和900 MHz的稳频电路,并在实验室环境下对脉冲重复频率约为100 MHz的锁模激光器进行了测试.测试表明,脉冲重复频率的频率稳定度可达到10~(-11),并且工作于900 MHz的稳频电路性能优于100 MHz.可以利用集成度较高的锁相环芯片,简单高效地提高锁模激光器的频率稳定度.     

多参数可调扩频信号源的设计

给出了一种利用ARMLPC2104，锁相环MC145151，压控振荡器MC1648，CPLD芯片EMPT128和FIFOIDT7205等实现直接序列扩频（DSSS）信号源的设计方案。该信号源能通过载波频率，码率，输出信号幅度，伪码长度及信噪比进行调整来模拟现实环境中的多种信号，为估计DSSS信号参数的算法研究提供数据。     

基于锁相环芯片的锁模激光器稳频方法

提出了一种基于锁相环芯片的方法对作为光源的锁模激光器脉冲重复频率进行锁定,以提高射频拉远系统中光纤链路传输信号的频率稳定度.在分析了由锁相环芯片和锁模激光器构成的锁相环模型的基础上,分别设计和制作了工作于100 MHz和900 MHz的稳频电路,并在实验室环境下对脉冲重复频率约为100 MHz的锁模激光器进行了测试.测试表明,脉冲重复频率的频率稳定度可达到10~(-11),并且工作于900 MHz的稳频电路性能优于100 MHz.可以利用集成度较高的锁相环芯片,简单高效地提高锁模激光器的频率稳定度.     

改善频率合成器频谱纯度的方法

锁相式频率合成器采用取样式或开关式鉴相器，会有重复频率的脉冲漏泄，导致寄生频的产生，频率合成器频谱纯度下降，本方法是将环路滤波器加以改进，并在文中进行讨论，实验证明，该措施对提高边频抑制能力，改善频谱纯度十分有效。     

DDS技术在高频电磁法仪器信号源中的应用

分析了锁相环技术与直接数字频率合成技术的工作原理，提出了结合两种技术设计高频电磁法仪器信号源的方法。克服了以往单纯采用锁相环技术设计信号源时跳频时间长、频率准确度低的弱点，测试结果显示，该方法设计的信号源频率准确度高，到小数点后两位，输出交、直流电压衰减小，达到信号源设计要求。     

基于Multisim10的频率合成器仿真与实现

介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。     

Δ-Σ频率合成器带外量化噪声抑制技术

基于对电荷泵电流不匹配引起的高阶Δ-Σ调制器（DSM）量化噪声建模,提出一种改进型小数分频频率合成器（Frac-N）模型,即：在传统小数分频频率合成器的反馈支路上嵌入一个不含分频器的宽频带锁相环（PLL）构成的噪声滤除器（NF）。另外,为了减小鉴频鉴相器（PFD）输入端相位误差,设计了一个线性度能达到89%的电荷泵。该频率合成器采用0.18μm CMOS电路实现,仿真结果表明采用该噪声滤除技术可以对高阶DSM产生的带外量化噪声进行有效抑制。     

基于锁相频率合成的毫米波下变频组件的设计

本文介绍了一种基于锁相频率合成的毫米波下变频组件的设计,重点阐述了该下变频组件的组成,硬件电路和毫米波锁相频率合成器的设计。通过建立锁相环路的相位模型,对输出信号的相位噪声进行了分析,包括指标分配、方案设计和指标核算。与传统的相比,该下变频组件具有频率范围宽,变频损耗小,隔离度大,相位噪声和频率-温度稳定度好等特点。在毫米波小信号测试方面具有很大的优势。     

适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器

为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号（3.125 GHz）传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟 (12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。     

高性能数字电视调谐器本振的设计与实现

在讨论数字电视调谐器本振相位噪声和分析直接数字频率合成器(DDS)原理及特点的基础上,提出了一种DDS与锁相环(PLL)混合电路用于调谐器本振的方法,可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,最后通过实验证明了这种方法的有效性.