一种用于精校机自动检测系统中的实用算法

针对精校机自动检测系统研究中出现的问题,提出一种定点数和浮点数混合算法,并进行浮点数算法与定点数浮点数混合算法之间的对比实验。实验结果表明定点数浮点数混合算法在单片机应用系统中是一种有效的实用算法,应用于精校机自动检测系统中,效果明显。     

补码表示的定点数取值范围分析

计算机中数值数据的表示通常是以补码的方式来表示的,本文简单介绍了数值数据用补码表示的原因,并着重分析了用补码表示的定点数的取值范围,从而帮助读者解决这个容易迷惑的问题。     

对数快速傅氏变换

本文讨论了对数数字系统中的快速傅里叶变换,分析了对数数字系统中快速傅里叶变换的执行速度及运算误差。理论分析与实验结果均表明对数系统中快速傅里叶变换的速度与精度都优于定点数和浮点数系统,文中还给出了计算机模拟实验的结果。     

基于IEEE的浮点数格式分析及转换方法研究

浮点数的表示和存储直接影响计算机的结构和性能，IEEE754是浮点运算部件事实上的工业标准，是计算机上使用最为广泛的浮点标准。本文在阐述了浮点数的基本概念和IEEE754浮点数的表示形式及其格式的基础上，比较深入的分析和研究了Intel x86结构计算机上使用的两种IEEE浮点数的存储表示格式及其运算转换方法。     

基于FPGA的系统频率的设计与实现

文章首先介绍了实数在计算机中的表示与存储,并分析了单精度浮点数乘法运算的步骤,接着重点阐述了在FPGA中提高系统时钟频率的算法设计以及实现.最后在设计中应该注意的问题作了小结.     

几种内部浮点数的表示法及相互换算

概述了计算机系统中常用的几种内部浮点数的表示方法,给出了各种不同浮点表示之间的转换算法和框图.这些算法对实现不同计算机系统间无格式浮点数的交换与共享是十分重要的。     

几种内部浮点数的表示法及相互换算

概述了计算机系统中常用的几种内部浮点数的表示方法，给出了各种不同浮点表示之间的转换算法和框图。这些算法对实现不同计算机系统间无格式浮点数的交换与共享是十分重要的。     

快速AD转换算法及其在物联网传感器中的应用

传感器作为物联网应用的前端感知环点,在实际应用中常涉及浮点形式的模拟-数字(AD)转换计算,在此提供了一种可在16位单片机实现的"快速AD转换算法",在保证运算精度的情况下,通过定点数运算取代浮点数运算,极大地提高了时间和空间效率.     

求解最大特征值及其对应特征向量的FPGA实现

针对某些领域只需求解矩阵的最大特征值及其对应特征向量的特点,设计了基于乘幂法的复矩阵的最大特征值及其对应特征向量求解的FPGA实现,提高了运算速度。设计采用状态机设计方法,将9×9复矩阵的定点数格式转化为浮点数运算,使得到的特征值及特征向量有很高的精度。结果表明,本设计稳定并可实现工程化应用。     

基于Verilog的LDPC编译码设计

LDPC(low density parity check code)码是目前最优秀的码字之一,其接近香农传输极限的性能使其成为第四代通信系统(4G)强有力的竞争者。论文通过Verilog实现LDPC编译码算法从而提高运算效率,选用了“π旋转矩阵构造法”进行编码,“皇后算法”较好的避免了H矩阵中小环的出现。译码采用“UMP BP-Based(最小和或最大积)算法”,其中的对数运算将小数控制在了-100到100之间,对于运算过程中的大量小数均采用Q8(定点数)格式表示,范围-128≤X≤127.996 093 75,精度0.003 906 25,从而避免了浮点数运算,因此可以完全采用Verilog语言描述LDPC译码算法。程序中没有使用任何公司的IP核,适用于所有FPGA,可移植性好。     

Mersenne数Mp都不是拟亲和数

设p为素数,Mp=2p-1为Mersenne数Mp.证明了Mp不与任何正整数构成拟亲和数.     

以高阶快速率求解素数所对应序数的线性算法

本文采用以10的(自然常数)e次方为底,再以高阶的三阶方次形式构造快速率的线性算法,并尝试应用于数论[1+1]课题研究中;该方法是将原有的已知两个相等素数相加,化为两个大小不等的素数相加,做到已知素数所对应的序数亦是呈线性逼近规律,文中还通过796个数据统计,则表明该算法结果比原有数论中介绍的序数算法结果更为准确.且发现文中所述的10的e次方这个数,其自身所对应的序数则是百分之百准确,即可称为对应奇点解.     

关于孤立数的一些新结果

完全数、相亲数以及孤立数一直是数论研究的一个重要课题.最近,在孤立数方面取得了一些进展,2000年,F.LUCA证明了Fermat数都是孤立数;2005年,乐茂华教授证明了2的方幂都是孤立数,用乐茂华教授的方法给出孤立数的一些新的结果:对于任意含有4w+1(w∈Z)型素因子的正整数n,设p为n的任意一个4w+1(w∈Z)型素因子,则在n²,p²n²,p⁴n²,p⁶n²里至少有一个是孤立数,因此可以证明孤立数在完全平方数里有正密度,另外也给出求解确定孤立数的方法.     

基于色度学的浮点数算法设计

以浮点数为基础,首先对色度学基本公式进行化简,使程序更为简洁,并节省硬件资源.随后按照自顶向下的系统设计流程,采用模块化设计方法,利用Verilog HDL语言设计硬件电路,对64位双精度浮点数运算模块进行设计.利用仿真软件对3个模块分别进行功能仿真,给出功能仿真图和仿真实数显示图.在通过仿真验证之后,采取调用运算模块的方法将各个模块组合起来进行系统的设计和仿真.为了验证程序的正确性,选用Mat-lab软件进行算法验证.通过对比两组结果发现:Modelsim程序的输出结果由于受到位数的限制,最终只能精确到小数点后第6位,而Matlab的输出结果位数可以精确到小数点后第14位,但两组结果在同时保留6位小数的情况下可以保证数值的一致性.因此,浮点数运算模块误差较小,具有较高的可行性和可靠性,适合在进一步设计中加以应用.     

一种小面积的基-3蝶形单元设计

为减少该蝶形单元在硬件实现中的资源消耗,提出了一种基于单精度浮点运算的基-3蝶形单元设计. 采用兼容缩放的方法来解决该蝶形单元中乘法运算,其中√3采用的缩放因子为223. 与√3的乘法操作采用有限个定点加法器来实现. 通过理论分析,该方法减少了加法器的个数,同时减少了寄存器的数量. 通过对比得出,本文采用的方法在原有的基础上减少了1个加法器和2个48位寄存器. 此外,基-3蝶形单元采用降低乘法操作数目的实现形式,使得与实数相乘的乘法数目由原来的4个降为2个. 实验结果表明,本文采用的方法节省了基-3蝶形单元实现所需的硬件资源,为降低基-3FFT实现的资源消耗打下了基础.      

关于素数及其快速判定若干定理的修正

素数问题是著名的数论问题。有关素数的研究,已得到大量的结果,而文献[1]中总结的性质定理中,有关奇数、偶数的几个性质定理值得商榷。文章指出了需要修正的性质定理,并将需要修正的性质定理进行了修正并加以证明。     

相邻平方数之间至少存在两个质数的证明

利用点列光照投影原理找到的质数分布规律,证明了相邻平方数之间至少存在两个质数的杰波夫猜想.     

DSP语音控制器中MFCC参数的定点快速算法

本文介绍了一个基于定点数字信号处理器ＡＤＳＰ２１８１的语音控制器,着重讨论了其语音特征参数计算方法。     

Fuzzy数集上的度量结构

在对fuzzy数稍加限制后,本文定义了一种新的度量,这种度量用积分表示并引入了权函数,因此应用方便且更为合理。fuzzy数集中这一种度量结构除具有myope拓朴所保持的实数集的重要性质外,还真有其它好的性质。     

关于不冗余的Ramsey数的性质

不冗余的(irredundant)Ramsey数与著名的Ramsey数有着密切的关系,对它的研究将能得到Ramsey数的下界结果.在前人工作的基础上,对不冗余的Ramsey数进行了研究,得到了两个关于Ramsey数性质的结果,并由此得到了一个不冗余的Ramsey数的下界公式,此公式同时也就是Ramsey数的下界公式.