确定触发器次态卡诺图的一种新方法

本文探讨了异步计数器设计中确定良器次态卡图的一种新方法－依据时序图确定为０为１最小项法，并以一个异步十进制加法计数器的设计为例，论述了新方法的先进之处。     

基于QuartusⅡ的九十九进制计数器设计与仿真

在QuartusⅡ5．0软件环境下,将两片四位同步二进制加法计数器74161芯片通过一定方式连接在一起,可构成同步九十九进制加法计数器。采用整体置数方式,分别用十六进制法和十进制法设计,通过仿真,这两种设计方法都是正确的。十六进制法原理图较简单,不用加译码电路就可以实现低位芯片对高位芯片的控制;十进制法原理图相对复杂,但十进制符合人们的思维习惯。对设计出的原理图稍加改变,就可以构成任意进制的同步加法计数器。     

基于74LS192的任意进制加法计数器的设计

74LS192是一种双时钟集成十进制同步可逆计数器,是数字系统设计中常用的器件.分别用反馈归零法、反馈置数法以及进位输出端设计了基于74LS192的小容量任意进制加法计数器,并用反馈归零法设计了一种计数长度为68的大容量加法计数器.介绍的设计方法对广大电子爱好者设计相关计数器具有很好的指导意义.     

计数器设计方法初探

以一种典型的中规模集成(MSI)计数器芯片同步十进制加法计数器74LS160/162为例,采用反馈置零法(复位法)和反馈置数法(置位法)来构成任意进制计数器。最后总结出详细的设计步骤。     

异步时序逻辑电路的分析与探讨

用一个8421BCD码表示的十进制异步减法计数器的实例,说明各触发器状态方程的表达式,并用状态表、状态图表明其逻辑功能。     

全ROM化多输入并行加法网络的构成方法

随着集成电路的飞跃发展,有可能用记忆元件来实现运算电路。本文提出用ROM(Read—Only Memory)做为运算单元的多输入并行加法网络的构成方法。首先提出能够处理补码的并行计数器RoM。其次提出用计数器RoM作为基本组成单元的多输入并行加法网络的构成算法。最后得出实现加法网络的实际电路。     

GAL十进制可逆计数器的设计

介绍用通用阵列逻辑器件GAL设计十进制可逆计数器的方法。通过计算机煽程器对GAL煽程。实现设计目的。整个设计电路简单。工作稳定可靠。煽程灵活方便。     

基于异步计数器的实验探究

计数器是数字系统中必不可少的组成部分,和同步计数器不同,组成异步计数器的触发器不是共用同一个时钟源,所以触发器的翻转是异步的。该文对异步计数器的逻辑功能以及异步计数器的级联扩展进行探讨,旨在使学生掌握应用异步计数器进行电路设计。     

三值绝热JKL触发器的设计

通过对多值逻辑、绝热电路和三值触发器工作原理及结构的研究,提出一种新颖的三值绝热JKL触发器的设计方案.该方案首先以电路三要素理论为指导,推导出三值绝热JKL触发器的元件级函数式,采用不同阈值的MOS管实现相应的电路结构.然后结合三值绝热文字电路,应用三值绝热JKL触发器进一步设计绝热九进制异步计数器.最后,HSPICE模拟结果表明,所设计电路具有正确的逻辑功能,与传统三值JKL触发器和九进制异步计数器相比,节省能耗均在75%以上.     

确定约束项的另一种解释

在异步计数器设计中，除了无效的状态外，凡是时针脉冲不起作用的时刻，电路的状态也应当成约束项来处理。     

100MHz数字频率计的设计

100MHz数字频率计用VHDL语言编程设计,主要由五个模块组成,分别是测频控制信号发生器、十进制计数器、32位锁存器、分频器、动态扫描译码驱动器模块五部分构成。选用分频器将工作时钟分频后,用测频器测频,将被测频率信号经脉冲整形电路后作为计数器的计数脉冲,加入计数器的输入端,测量一定闸门时间内被测信号的脉冲个数,并将其计数值锁存进锁存器中,最后通过动态扫描译码器读出数值,该频率计精度高,可用于频率测量、机械转速测量等领域。     

衡重式挡土墙优化设计

分析了衡重式挡土墙在设计中存在的问题,利用改进的十进制遗传算法及先进的技术对衡重式挡土墙截面进行了全局最优搜索,达到了优化设计的目的。     

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具 ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.     

计数器设计及应用

本文介绍了由触发器设计异步二进制计数器的工作原理,并探讨利用中规模集成计数器构成任意进制计数器的方法.     

用8253/8254实现对事件发生次数的统计

利用可编程定时／计数器8253／8254在PC机上设计一个对事件发生次数进行统计的微机系统，可以实现对在指定时间内发生次数较多的事件进行次数统计，并以十进制数的形式在CRT显示器上显示出来。介绍了该系统的硬件设计原理和软件编程思路。