共查询到17条相似文献,搜索用时 562 毫秒
1.
目的讨论用中规模器件实现组合逻辑函数时,函数变量数小于数据选择器的地址变量数的情况。方法详细阐述了数据选择器的原理及应用,从逻辑函数表达式、真值表和卡诺图3方面进行分析。结果得出用MSI数据选择器设计组合逻辑函数能够实现任意组合逻辑函数,并通过实例验证了其有效性。结论用MSI数据选择器可实现任意组合逻辑函数。 相似文献
2.
数据选择器是一种能从多个输入数据中有选择地将一个输入数据送到输出端的组合逻辑电路。本文分析了数据选择器可实现一般与或逻辑函数 ;根据逻辑反函数的一种特殊表示形式 ,指出数据选择器可直接实现与或非逻辑函数 ;并分析了引入反馈后可将数据选择器构成具有选择功能的时序网络。 相似文献
3.
数据选择器是一种能从多个输入数据中有选择地将一个输入数据送到输出端的组合逻辑电路。本分析了数据选择器可实现一般与或逻辑函数;根据逻辑反函数的一种特殊表示形式,指出数据选择器可直接实现与或非逻辑函数;并分析了引入反馈后可将数据选择器构成具有选择功能的时序网络。 相似文献
4.
马敬敏 《吉林大学学报(信息科学版)》2015,33(5):611
为完善用数据选择器进行组合逻辑电路设计的方法, 分析了数据选择器输出函数的与或形式逻辑表达式, 发现利用输出原函数、输出反函数互为反函数的关系, 对于某些逻辑问题的设计可使数据选择器的数据输入端有变量接入时都为原变量, 而不需要附加非门对反变量进行取非运算, 简化了电路结构。 相似文献
5.
用数据选择器和译码器的组合优化逻辑设计 总被引:1,自引:0,他引:1
介绍一种用数据选择器和译码器的组合优化逻辑设计的方法.该方法可减少数据选择器芯片及门电路使用的数量.文中给出几个实例. 相似文献
6.
7.
卡诺图在数字电子技术中应用十分广泛,在理论教学中常常利用卡诺图中相邻项合并的原理,化简逻辑函数,本文对比传统的理论教学,将卡诺图运用于数据选择器及二进制译码器实现组合逻辑函数,深入理解卡诺图的内涵,巧妙地应用它,能得到意想不到的效果,为数字逻辑电路的设计带来很大的方便。 相似文献
8.
姜文彬 《淮北煤炭师范学院学报(自然科学版)》1995,(1)
首先讨论组合函数的分解方法,然后给出利用多路选择器通用逻辑模块实现组合函数时,获得最小化或接近最小化的二级逻辑网络的一种设计方法。该方法容易实现组合函数的计算机自动综合。 相似文献
9.
10.
介绍一种用数据选择器和译码器的组合优化逻辑设计的方法.该方法可减少数据选择器芯片及门电路使用的数量.文中给出几个实例. 相似文献
11.
在小规模集成器件设计组合逻辑电路时,采用最简单与一或表达式不一定是最佳电路结构。本文给出了采用或非器件进行多余项合并求对偶方法得出最佳逻辑电路的设计过程。 相似文献
12.
基于FPGA的16位乘法器芯片的设计 总被引:1,自引:1,他引:0
文章简要地介绍了乘法器的工作原理,分析了组合逻辑电路设计方法的缺点,将流水线结构引入到设计中,采用时序逻辑电路的设计理念,利用迭代算法,在FPGA上实现了16bit的乘法器设计,在工程上得到了很好的应用。 相似文献
13.
基于数字时序控制电路原理,采用元器件设计实现了一种显示倒计时的数字竞赛抢答器。该抢答器由组合逻辑电路中的编码器、锁存器、译码器,时序逻辑电路中的计数器和555定时器组合而成。该抢答器具有手动复位功能,倒计时功能和显示功能。经测试表明,该抢答器可以准确显示倒计时时间和抢答号码,反应灵敏,工作性能稳定可靠。 相似文献
14.
对于PCI Express(PCIE)多链路通道来说,发送端使用相同的时钟源同时发送数据时,通常会出现相位偏移(skew)的问题.解决链路中的相位偏移问题,能够保证所有链路中的接收端同时接收并正确处理接收到的数据,这在高速多链路串行电路中尤为重要.我们提出了一种De-skew逻辑电路,并说明了如何利用计数器来计算skew的大小、如何利用选择器控制数据是否经过缓存器,以及所组成的逻辑电路是如何消除链路中的skew;该逻辑设计已通过RTL级仿真和FPGA验证,仿真与验证的结果与预期结果完全符合,充分表明该逻辑设计能够完全解决链路的skew现象.与国外解决skew的方案对比表明,所设计的辑电路具有全面性,优越性和实用性. 相似文献
15.
数据选择器和译码器是数字集成电路中应用较多的器件之一,该文通过具体电路分析了利用数据选择器、显示译码器、变量译码器和计数器等器件构成的数据选择分时传输组成动态译码显示电路,阐述了所述电路在实验教学中所能达到的目的。 相似文献
16.
杜启高 《山西师范大学学报:自然科学版》2003,17(1):41-44
本文通过典型设计题型,重点探究数据选择器和译码器两类中规模集成电路(MSI)的逻辑功能特点,以及应用MSI进行组合逻辑电路设计时的特殊之处。 相似文献
17.
针对未知逻辑的故障电路诊断与修复问题,研究了一种以同样功能的正常电路作为参考电路,然后利用电路逻辑快速重构算法进行故障修复的方法。该算法将对参考电路的逻辑功能采集与故障电路的逻辑功能重构同步进行,既能降低算法运行过程中的空间消耗,同时也避免了故障电路逻辑功能重构过程中,进行复杂的逻辑综合。此外该算法改进了传统的分块串行处理模式,解决了将采集数据分块并行逻辑综合的问题,提高了故障电路重构的速度。测试表明,相对直接的Q-M逻辑综合算法,该算法处理时间最快能减少70%。 相似文献