定点FFT在TS201上的高效实现

针对美国模拟器件公司(ADI)推出的ADSP-TS201内部的DRAM存储器不适合标准结构快速傅里叶变换(FFT)对随机读写存储器要求的问题,采用SingLeton结构FFT,并给出了采用该结构FFT的程序流程,选择TS201内部适合定点FFT实现的汇编指令,通过合理安排指令并行和软件流水,在TS201上对定点FFT进行了高效实现.实例验证结果表明,完成32 K点FFT只需要0.46 ms,可用于GPS系统P码直捕的快速实现.     

3DSoC的多频测试架构设计

随着芯片集成度的提高,三维片上系统（three-dimensionalSystemonChip,3DSoC）是集成电路发展的必然趋势,其中可测性设计成为研究的重点．为了降低测试代价,提出一种符合工业实际的多频测试架构及适用于该架构的测试算法,并结合功耗对测试架构进行了仿真实验．实验结果表明,与传统的SoC相比,在同样TAM测试数据位宽数限制下,多频架构的3DSoC测试时间更短,测试代价更小．     

基于TigerSHARC的气象雷达信号处理板设计

本文介绍了ADSP-TS101数字信号处理芯片在某气象雷达信号处理系统中的应用。文中首先介绍了该款芯片的主要性能,随后介绍信号处理系统硬件部分的设计,涉及到电源、时钟、复位、引导等方面,然后给出该信号处理板完成的功能,并估算完成这些计算所用去的时间。最后介绍了信号完整性问题。     

用ADSP-TS201设计多路音频模块实现方法

为了提高软件人员调试的效率,采用ADSP-TS201为核心设计了一套多路音频信号仿真器,该系统在单独使用时可同时输出32路DAC信号,多模块并行使用时可输出N*32路DAC信号。经过实验室验证,输出信号满足总体要求,可模拟调试过程中的信号发射装置。     

LED照明网络控制芯片的设计及应用

针对传统的照明网络存在高功耗和编址复杂等问题,设计支持多通道的LED照明网络控制芯片。控制芯片包含控制通道接口和数据通道接口,对多通道协议进行处理。应用控制芯片可以实现多通道的LED照明网络架构,简化照明节点编址过程。经测试,该控制芯片可以支持照明节点编址,而且芯片功耗大约为89 mW,与现有技术相比,有效地降低了功耗。     

采用ADSP-TS201处理器的通信侦察系统的设计

采用ADSP-TS201高速数字信号处理器(DSP)进行数字中频通信侦察系统的设计,利用DSP超高性能的处理能力以及由可编程逻辑器件FPGA支持的高速接口数据交换能力,实现了通用的通信侦察信号接收处理平台。利用该系统平台开发了通信侦察中的信号搜索及调制识别功能,并通过试验表明该系统能达到对信号实时处理和快速准确识别的目标。该系统还具有灵活性和可扩展性,满足通信侦察高性能、多任务的需求。     

基于外围设备互连总线在仪器领域的功能扩充系统的低成本射频放大器芯片测试方案与实现

方案采用外围设备互连总线在仪器领域的功能扩充(PXI)射频RF模块搭建成一套射频并行测试系统,实现一款采用融合架构的集成化射频放大器芯片的最终测试,解决了测试成本高,测试不稳定等问题;同时提出了一些射频测试的方法用来加快测试效率.最终测试结果表明,该方案的测量结果与测量要求一致,同时又降低了测试成本,具有一定的应用前景和实用价值.     

多用途智能白度仪的研究

本文遵照国际标准化组织(ISO)及国际照明委员会(CIE)提出的白度检测标准,根据色度学颜色视觉理论,利用光学修正滤光片滤波技术,依照多种数学模型,用智能芯片及高精度的A/D转换芯片,在一台测试仪器上实现了多种材料的白度、色相及色差测试,其测量精度和各种测试功能与国内同类仪器相比均有相应地提高和增强。     

一种无磁流量计量芯片的设计

分析了无磁传感器的工作原理,提出一种高灵敏度的无磁计量算法.设计了一款无磁流量计量芯片的系统架构,通过I2C接口可完成对芯片的工作模式、传感器设置、采样频率等参数的智能控制,采用0.6.μm工艺进行了流片.仿真测试结果表明,该芯片可实现90°叶轮转角的测量.在3.3.V供电电压下,芯片正常工作时电流为5.μA,休眠模式下电流为0.01.μA,可广泛用于流量和热能仪表中.     

基于组合导航系统的交换机硬件设计与实现

以综合导航显控台为背景设计2层以太网交换机,实现与船上其他测控设备的以太网通信,解决现有CAN网络和串口通信的瓶颈问题.设计采用REALTEK半导体公司生产的交换控制器芯片(MAC)和物理层芯片(PHY),完成2层交换机的硬件设计与实现.测试证明,本设计的性能完全达到市场上同类产品的水平.     

基于CORDIC算法的磁编码器设计

利用两轴正交全桥GMR传感器芯片SAS012产生两路正交信号,并利用Cyclone系列FP-GA芯片EP1C6PQ240设计了一台磁编码器原型机.由于设计中采用了流水线结构的CORDIC算法,能很好地满足系统实时性要求,并进一步在FPGA中进行了数字滤波.在原型机上的实验测试结果表明,该磁电编码器8倍频输出结果稳定.     

一种高性能网络控制器芯片的设计与应用

介绍了一种采用二级流水线和ESFR方法设计的高性能8位网络控制器芯片,给出了芯片的系统架构、特性和子模块的设计方法,芯片采用0.25 μm CMOS工艺成功流片,最后应用这款芯片进行系统开发.     

摩尔定律终结 偏执狂英特尔服软了?

正英特尔的巨大投入在移动市场并未获得回报,甚至靠补贴勉强维持市场份额。近日,全球芯片巨头摩尔定律的发明、倡导和执行者英特尔在其公司文档中废止了"Tick-Tock"(制成和架构)的芯片发展模式,即从第三代Skylake架构处理器"Kaby Lake"芯片彻底打破了"Tick-Tock"的钟摆节奏,从下一代10纳米制程芯片开始,英特尔会采用"制程(Process)-架构(Architecture)-优化(Optimization)"(简称PAO)的三步走战略。随着英特尔这一策略的转变,业内认为,被喻为芯片产业创新和发展的摩尔定律正式终结。那么问题来了,英特尔为何要终止摩尔定律?究竟是主动为之还是被动放弃?     

基于MPC860T的网络测试分析仪的设计

随着计算机网络和数据通讯技术的发展，如何进行有效、便捷的网络维护成为一个备受关注的课题．本文中介绍了一种基于通讯处理器MPC860T的网络测试分析仪的设计方案．首先结合广域网测试的基本方法介绍了仪器的整体功能和总体设计．其次，从硬件选型、主要芯片功能和在该设计中的使用特点等角度介绍了该仪器的硬件设计．在硬件设计中使用了双CPU协调工作、功能强大的接口芯片和复杂可编程逻辑器件等先进技术．最后，概括介绍了以实时操作系统VxWorks为核心的软件整体架构和一个应用实例．     

高速数电芯片参数测试方案优化研究

为了解决高速数电芯片测试速度慢、测试精度低的问题,提出一种利用LK88系列测试平台对集成电路高速数电芯片参数进行有效测试的方法.该测试方案通过对高速数电芯片SN74HC138的测试,可以实现快速筛出失效芯片、进行功能验证、对高速数电芯片的直流参数进行精准测试,最后通过上位机直观显示出来.测试过程易于操作、增强了可读性.与芯片Spec参数标准对比分析后可以得出测试精准性也有效提高.因为缩短了整体测试时长,并且精度提高,对于提升集成电路产业链经济效益方面具有积极影响.     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

一种基于单片机的LED台灯设计

本设计是基于ATmega128的LED台灯的驱动及调光的系统，设计了红外感应模块，其功能是通过红外热释电处理芯片感应和发射信号给主控芯片，通过一系列的处理将信号输出给LED恒流驱动模块控制LED的亮灭，并通过改变PWM占空比来实现手动调光，以液晶显示系统动态的将系统相关参数显示出来，通过实物测试验证了本设计的可行性。     

系统芯片测试调度模型及其调度算法

系统芯片的设计是基于IP核的设计,整个芯片的测试包括各个IP核和粘合逻辑的测试.根据测试基准模型ITC02建立了系统芯片测试调度模型,该模型假定系统芯片的每个模块有若干个可供选择的测试资源,已知使用每个测试资源所完成该测试的时间和功耗.在最大功耗约束下,提出了一种通用的测试调度算法,并针对构造的基准电路,给出了该调度算法的实现结果.     

高速网络芯片测试方法研究

针对网络芯片测试方法研究不多的现状,该文在描述测试概念和抽象测试结构的基础上,根据测试系统中控制观察点的位置,给出了5种网络芯片抽象测试方法,即:集中测试法,分布测试法,远程测试法,穿越测试法和回绕测试法。利用这些测试方法,对用于核心路由器高速接口卡上的OC-48cPOS(packetoverSONET)芯片进行了功能、互操作和性能测试,并分析了测试结果。测试实践表明,这些抽象测试方法能够满足网络芯片测试的需求。     

低功耗超高频RFID标签芯片基带控制器

在分析RFID标签芯片系统架构的基础上,设计了一款适用于超高频射频识别标签芯片的基带控制器,以支持ISO 18000-6 Type C标准协议的RFID标签芯片的设计与实现.该基带控制器从系统架构和关键电路设计两个方面进行低功耗的系统集成优化设计,工作主时钟频率采用1.28 MHz,解码电路的采样时钟频率采用2.56 MHz,并采用TSMC 0.18 μm工艺对面积和功耗进行仿真验证和实现评估.仿真结果标明:该基带控制器符合ISO 18000-6 Type C标准协议,芯片面积0.16 mm2,芯片功耗20.07 μW,能够满足无源射频识别标签芯片的低成本和低功耗的需求.