硅栅N沟道MOS场效应晶体管的研制

引言 采用硅栅N沟道工艺,制造千位以上的快速大容量的MOS在贮器,被认为是一个比较好的方案。因为硅棚N沟MOS器件兼有其它工艺诸如:铝栅P沟道、硅栅P沟道、铝栅N沟道等工艺的优点。这是因为: 第一,N沟道电子迁移率比空穴大三倍多,因而同样几何的N沟道器件的跨导比P沟道大得多,另外硅栅自对准工艺,能减小寄生电容,因而硅栅N沟道器件有较快的速度。     

交流法短沟道MOS器件模型参数计算机自动提取

本文介绍了一种新型的交流法短沟道MOS器件参数计算机自动提取技术。它能快速而又精确地提取短沟道MOS器件的源漏串联电阻R_T、表面迁移率μ_0、迁移率退化因子θ、阈值电压V_T、平均表面态密度(?)等SPICE模拟程序中的模型参数。对LDD、硅栅CMOS等短沟道MOS器件测试结果表明它还具有抗干扰能力强之特点,是一种LSI-MOS电路制造的有效的CAM手段。     

低温增强型非晶铟镓锌氧薄膜晶体管特性研究

在室温下利用射频磁控溅射沉积非晶铟镓锌氧化物(a-IGZO)薄膜作为有源沟道层,分别制备了顶栅和底栅结构的薄膜晶体管(a-IGZO-TFTs)原型器件,同时研究了沟道层生长参数及后退火工艺对器件特性的影响。研究及实验结果表明:当增加底栅结构a-IGZO-TFTs器件IGZO沟道层氧气流量时,器件输出特性由耗尽型转变为增强型;当沟道宽长比为120∶20时,获得了4.8×10~5的开关电流比,亚阈值摆幅为1.2V/dec,饱和迁移率达到11cm~2/(V·s)。沟道层氧气流量为2cm~3/min的底栅结构a-IGZO-TFT器件在大气中经过300℃退火30min后,器件由耗尽型转变为增强型,获得4×10~3的开关电流比。     

交流法短沟道MOS器件模型参数计算机自动提取

本文介绍了一种新型的交流法短沟道MOS器件参数计算机自动提取技术.它能快速而又精确地提取短沟道MOS器件的源漏串联电阻R_T、表面迁移率μ_0、迁移率退化因子θ、阈值电压V_T、平均表面态密度D_(it)等SPICE模拟程序中的模型参数.对LDD、硅栅CMOS等短沟道MOS器件测试结果表明它还具有抗干扰能力强之特点,是一种LSI-MOS电路制造的有效的CAM手段.     

300伏全兼容CMOS集成电路器件设计与工艺

本文介绍一种与Ⅳ阱硅栅CMOS集成电路技术完全兼容的高压MOS器件的设计方法和制备工艺。这种高压MOS器件可以和CMOS逻辑电路、模拟电路集成在同一芯片上而不需任何附加工艺步骤。此种器件的闽电压为|1±0.2|V,漏击穿电压大于300V,泄漏电流小于50nA,当宽长此为115,栅偏压V_(GS)=10V时,其饱和电流大于35mA,跨导大于4000μ,而导通电阻小于600Ω。该器件在等离子显示、静电复印、场致发光、高低压开关等方面有广泛的应用。     

BD7503硅栅N沟道1024位MOS随机存贮器的研制

我们小组遵照毛主席“中国人民有志气,有能力,一定要在不远的将来,赶上和超过世界先进水平”的教导,怀着必胜的信念,在兄弟单位大力协同下,于去年三月研制成功了硅栅N沟道1024位MOS随机存贮器。     

MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响

随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸MOSFET (metal-oxide-semiconductor field effect transistor)的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对CMOS(complementary metal oxide semiconductor)逻辑电路的影响.仿真工具为HSPICE软件,MOS器件模型参数采用的是BSIM4和LEVEL 54,栅氧化层厚度为1.4 nm.研究结果表明:边缘直接隧穿电流是小尺寸MOS器件栅直接隧穿电流的重要组成成分;漏端偏置和衬底偏置通过改变表面势影响栅电流密度;CMOS逻辑电路中MOS器件有4种工作状态,即线性区、饱和区、亚阈区和截止区;CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状态有关.仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计.     

CL256型MOS图象传感器的研制

CL256型MOS图象传感器是一种新型的固体图象传感器,国外又称为自扫描光电二极管列阵(Self Scanned Photodiode Array,简称SSPD器件)。该器件采用了硅栅P-MOS工艺,而作为扫描电路的移位寄存器是采用的一种带变容管自举电路的三管动态无比电路。这是一种高速度低功耗电路,对研制高位数的SSPD器件尤为重要。 文中叙述了CL256型MOS图象传感器的电路工作原理,工艺实验及实验结果。     

利用TCAD方法优化设计金属栅CMOS工艺及电路

为了降低集成电路制造工艺的成本,用计算机辅助工艺设计(TCAD)的方法开发了金属铝栅CMOS工艺.首先利用3μm金属铝栅工艺对模拟软件TSUPREM-4和器件模拟软件MED ICI进行了校准,再对金属铝栅1.5μm短沟道CMOS工艺进行器件结构、工艺和电气性能等参数的模拟,以最简约工艺在现有工艺线上成功流水了1.5μm铝栅CMOS.实际测试阈值电压为±0.6V,击穿达到11V,各项指标参数的模拟与实际测试误差在5%以内,并将工艺开发和电路设计结合起来,用电路的性能验证了工艺.利用TCAD方法已成为集成电路和分立器件设计和制造的重要方法.     

槽栅槽源SOI LDMOS器件结构设计与仿真

为了提高SOI(silicon on insulator)器件的击穿电压,同时降低器件的比导通电阻,提出一种槽栅槽源SOI LDMOS(lateral double-diffused metal oxide semiconductor)器件新结构.该结构采用了槽栅和槽源,在漂移区形成了纵向导电沟道和电子积累层,使器件保持了较短的电流传导路径,同时扩展了电流在纵向的传导面积,显著降低了器件的比导通电阻.槽栅调制了漂移区电场,同时,纵向栅氧层承担了部分漏极电压,使器件击穿电压得到提高.借助2维数值仿真软件MEDICI详细分析了器件的击穿特性和导通电阻特性.仿真结果表明:在保证最高优值的条件下,该结构的击穿电压和比导通电阻与传统SOI LDMOS相比,分别提高和降低了8%和45%.     

pMOSFET的NBTI退化机理及内在影响因素

研究了P型MOSFET的NBTI效应退化机理,以及栅氧化层电场和沟道载流子浓度对NBTI效应的影响.首先,通过电荷泵实验对NBTI应力带来的p M OSFET的界面损伤进行了测试,并利用TCAD仿真软件对测试结果进行分析,结果表明该器件的NBTI退化主要由其沟道区的界面态产生引起,而电荷注入的影响相对可以忽略.然后,通过施加衬底偏置电压的方法实现了增加器件栅氧化层电场但保持沟道载流子浓度不变的效果,进而研究了栅氧化层电场和沟道载流子浓度2个内在因素分别对NBTI退化的影响.最后,通过对比不同栅极电压和不同衬底偏置电压条件下器件的2个内在影响因素变化与NBTI退化的关系,证明了p MOSFET的NBTI效应主要由器件的栅氧化层电场决定,沟道载流子浓度对器件NBTI效应的影响可以忽略.     

MOS场效应四极管

一 MOS场效应四极管的特性图1是一个在P型Si衬底上制造的Al栅n沟道MOS场效应四极管的截面图。两个n~+扩散区分别作为源、漏接触电极。中间n~-扩散区用来连接两个沟道,相当于一沟道的漏极,二沟道的源极。在一般电路中,源极接地,漏极接电源,信号由一栅输入,二栅作为自动增益控制电极。这样,随漏压V和两个栅压V_(G1)、V_(G2)的不同,MOS场效应管有四种不同的工作状态。如果用“S”和“L”分别表示沟道工作在饱和区及线性区,用“1”和“2”分别表示一沟和二沟道,那么,四种工作状态可表示为     

对称双栅高斯掺杂应变Si金属氧化物半导体场效应管的二维解析模型

基于扩散、阈值调整和离子注入等工艺过程导致器件的沟道区的掺杂分布不均匀,提出对称双栅高斯掺杂应变硅MOSFET器件,并对其相关特性进行研究。通过对沟道二维泊松方程求解建立该器件结构的表面势和阈值电压模型,分析弛豫SiGe层的Ge组分和掺杂偏差σn对表面势和阈值电压的影响。此外,还对比分析高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压。研究结果表明:阈值电压随应变Si膜中Ge组分的增加而降低;表面势和阈值电压随偏差σn的增加而减小;高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压相差较大,表明非均匀掺杂对器件表面势和阈值电压等影响较大。     

GaN基HFET多栅指结构自加热效应及其优化

研究了在大功率工作条件下的Ga N HFET器件的自加热效应。当Ga N HFET器件工作在大功率条件下时所产生的自加热效应,将会使得器件的有源沟道层的温度升高,影响到器件的工作特性。首先分析了多栅指结构的Ga N HFET器件在一定功耗条件下的的温度分布情况,然后在此基础之上,对Ga N HFET做了相应的优化,使得器件的温度有一定程度的降低。     

Dog Bone栅型MOS场效应晶体管的等效宽长比计算

Dog Bone栅型MOS场效应晶体管是一种对称性的、防辐射总剂量效应的版图结构。为了计算其等效宽长比,把它划分为常规结构的主MOS晶体管和非常规结构的边缘MOS晶体管2种类型的并联。借助Silvaco TCAD工艺与器件仿真工具构建了它的模型,分析了主MOS晶体管的宽度、长度和边缘MOS晶体管的多晶硅与有源区的交叠宽度对边缘MOS等效宽长比的影响,得到拟合的Dog Bone栅型MOS晶体管等效宽长比的计算公式。采用CSMC 0.5μm DPTMCMOS混合信号工艺制作了样管,对实验测量值和公式计算值进行比较,Dog Bone栅型MOS场效应晶体管的等效宽长比的计算公式与实验能够较好地吻合。     

大功率P沟道VDMOS器件设计与工艺仿真

作为现代电力电子核心器件之一的P沟道VDMOS(vertical double-diffuse,MOS)器件,一直以来由于应用领域狭窄而并未得到足够的研究。以P沟道VDMOS器件为研究对象,为一款击穿电压超过-200V的P沟道VDMOS设计了有源区的元胞结构及复合耐压终端结构,并开发了一套完整的P沟道VDMOS专用非自对准工艺流程。最后通过仿真得到器件的击穿电压超过-200V,阈值电压为-2.78V,完全满足了设计要求,也为下一步流片提供了有益的参考。     

金属栅功函数优化及其后栅工艺对32nm器件性能的模拟研究

本文基于Synopsys SWB仿真平台,研究了高k介质金属栅器件中栅功函数变化在N/PMOSFET器件的影响,模拟和分析了金属栅功函数在Lgate=32nm N/PMOSFET器件工作特性提高中的最佳优化方向及其机理。研究结果表明, 栅极功函数对N/PMOS器件工作电流Idsat的影响并非简单的单调变化,而是呈现类似钟型分布的特性,存在最佳工作点; 同时金属功函数的优化对于器件短沟道效应SCE和关断漏电流的抑制有着显著地影响;此外通过模拟金属栅替代多晶硅栅的应力模拟表明,在去除多晶硅栅到在沉积金属栅的过程中,会对器件沟道区产生明显的应力作用,从而极大提高器件的工作电流特性。因而,采用优化的金属栅代替多晶硅栅结合High-k材料可以有力推动CMOS器件继续沿着摩尔定律向更小器件尺寸的发展     

栅介质材料及尺寸对薄膜晶体管性能影响研究

系统地对基于高介电常数材料HfO_2和传统的介质材料SiO_2这两种不同栅介质层材料的硅薄膜晶体管进行建模并对不同尺寸和温度条件下的薄膜晶体管的工作特性进行了研究.获得了不同沟道长度和沟道宽度,不同栅介质层厚度和不同温度条件下的薄膜晶体管的工作特性曲线.通过对比发现,薄膜晶体管的饱和电流与沟道长度和栅介质层厚度成反比,与沟道宽度成正比,与理论计算一致.随着温度的升高,薄膜晶体管的载流子迁移率和阐值电压都在逐渐减小,因而饱和电流值逐渐减小;在相同栅介质层尺寸和温度条件下,基于HfO_2的薄膜晶体管相对于基于SiO_2的薄膜晶体管具有更高的电流开关比,更低的阈值电压和更小的泄漏电流.因此,基于高介电常数栅介质材料的薄膜晶体管相对于基于SiO_2的薄膜晶体管具有更好的性能.     

固相反应形成硅化钛薄膜性质的研究

在超大规模集成技术中,有关自对准硅化钛MOS器件工艺的研究正在日益深入.这一工艺通过对淀积的难熔金属膜进行适当的热处理,形成自对准的MOS器件的栅互连电极与源漏区接触.在Ti/Si系统热处理过程中,氧玷污是一个影响硅化钛形成及其性质的重要因素.本工作提出了用表面覆盖层抑制氧玷污而使形成优良硅化钛薄膜的方法,同时也试验了用快速退火技术形成硅化钛薄膜的工艺. 实验中采用的衬底材料为:P-(111)、P-(100)单晶硅和氧化层上淀积的n~+掺杂多     

薄层SOI场pLDMOS击穿机理研究

为了解决薄层SOI(silicon-on-insulator)场LDMOS(laterally diffused metal oxide semiconductor)击穿电压偏低,容易发生背栅穿通的问题,提出一种基于场注入技术的薄层SOI场pLDMOS(p-channel lateral double-diffused MOSFET).通过建立该场pLDMOS的穿通机制数学模型,分析了其4种击穿机理:背栅穿通、沟道横向穿通、横向雪崩击穿和纵向雪崩击穿.仿真结果表明,场注入技术穿过厚场氧层向下注入硼杂质,通过控制注入能量和体区浓度获得浅结深,从而提高器件对背栅穿通的抵抗力;优化的沟道长度和埋氧层厚度分别消除了沟道的横向穿通和纵向雪崩击穿;双层场板结构调制器件表面电场分布,避免了器件过早地横向雪崩击穿.在优化器件相关结构参数和工艺参数基础上,成功基于1.5 μm厚顶层硅SOI材料研制出耐压300 V的场pLDMOS.相比较于常规厚层场pLDMOS器件,顶层硅厚度由大于5μm减小到1.5 μm.