基于INTERNET的远程FPGA配置系统设计

文章设计并实现了基于INTERNET的远程FPGA配置系统原型。该系统采用MCU来取代传统PC机完成远端INTERNET协议的处理,配置数据的接收、存储和加载,实现了低成本、高效率的远程FPGA系统更新与升级。     

基于FPGA的嵌入式开发

在计算机与电子技术领域,FPGA技术发展很快,已经广泛应用于航天、通信、医疗等各个领域.本文在介绍FPGA的处理器内核的基础上,主要针对FPGA的开发流程进行介绍.     

基于MicroBlaze的SOPC数字频率计设计

给出了一种测周的数字频率计的SOPC实现方法.该方法通过配置嵌入式软核MicroBlaze微处理器和封装AXI测频和测占空比IP核,将数据传输到软核处理器,完成系统的功能.数字频率计的参数测量由FPGA逻辑进行实现.计算、控制以及显示由MicroBlaze实现,两者完成对频率和占空比的测量.本系统在Digilent公司推出的Basys3板卡上进行了验证.通过测试,结果表明,本系统测量精确,稳定性好,方案简洁,成本较低.达到了预期的结果,验证了本方案的可行性.     

图像处理的可重配置计算实现

可重配置计算（ＲＣ）是一种新的计算实现方式，本详述了该方式下的多种常用图像处理算法的实现，通过利用ＲＣ的可重配置特性，以ＦＰＧＡ为基础，可实现图像处理虚拟硬件，并获得高效率与通用性的统一。     

基于AVR微控制器的FPGA配置

提出了一种基于AVR微控制器的FPGA动态配置方案。根据FPGA的PS配置时序和ATmega64L微控制器的接口特点,详细介绍了配置的软硬件原理。     

基于部分重配置的FPGA内嵌BRAM测试方法

对于FPGA的内嵌BRAM资源的测试,传统的方法存在着故障覆盖率不够高,测试配置数目较多,以及测试时间较长的缺点.针对上述问题,本文提出了一种新的利用FPGA内嵌ICAP核进行片内自动部分重配置功能来实现对FPGA内嵌BRAM核的内建自测试方法,且无需额外的外接存储单元.在已有方法的基础上提高了对写破坏故障、读破坏故障、干扰耦合故障、写破坏耦合故障、读破坏耦合故障以及BRAM初始化功能故障的覆盖,改进算法使程序执行周期数降低一半左右,同时将多个算法集成在同一个测试配置里来实现降低测试的完整配置数,从而降低测试时间.测试结果表明,该方法在故障覆盖率上可以达到100%,而且测试配置数可以降低至两个完整配置,其中每个完整配置里包含13个算法的片内自动部分重配置,实测得到总测试时间仅为131.216ms.     

FPGA芯片的配置与下载

FPGA（Field-Programmable Gate Array）,即现场可编程门阵列,它是专用集成电路（ASIC）领域中的一种半定制的电路,解决了定制电路的不足而且克服了原有可编程器件门电路数有限的缺点[1]。FPGA的配置模式指的当采用FPGA作为电路的主芯片时它的外部的连接方式和逻辑配置。当设计者编译完软件代码后会形成一个配置数据文件,将这个数据文件加载到FPGA芯片内部的整个过程称为逻辑配置。FPGA外围电路连接好以后,可以根据需要将VHDL或者Verilog代码下载到FPGA芯片中,FPGA根据代码要求完成整个电路的逻辑功能,可见FPGA的配置与下载是FPGA电路成功运行的前提。     

基于FPGA的在线可重配置数字下变频器的设计与实现

研究基于现场可编程门阵列(FPGA)的在线可重配置数字下变频器,实现了根据输入信号的3个参数(中频信号频率、中频信号带宽和中频信号采样率)自动生成最优的数字下变频器(DDC)结构和DDC参数的方法. 同时实现了一种优化的FIR滤波器,与传统FIR滤波器相比,利用FIR滤波器线性相位和系数对称的性质,采用预相加的方法减少1/2的乘法运算量,实现了资源占用率和速度之间的平衡,节省FPGA资源. 实验结果表明了该方法的灵活性和有效性.      

基于MaxⅡCPLD和Flash实现FPGA的多重配置

随着FPGA芯片密度的增加,需要更大容量的配置芯片也在增长。首先讨论了FPGA的几种配置方式,然后给出了一种通过CPLD和通用Flash存储器实现FPGA的配置的方案,最后给出了系统设计方案、硬件电路图和软件流程。     

使用单片机实现多任务电路结构重配置

基于SRAM的LUT结构的FPGA的在线重配置技术，给出了一种利用单片机来控制配置数据，实现多任务电路结构的转换的方法。     

基于FPGA的多通道脉冲幅度分析仪的设计

文章介绍了一种基于FPGA的多通道脉冲幅度分析仪的设计方案,论述了其硬件组成和阈值甄别的原理并实现了幅度甄别阈值的远程设定,基于FPGA的控制功能实现了能谱数据采集传输及其后处理。系统的控制和转换核心采用XILINX公司的XC3S400PQ208芯片,通过其内部的MicroBlaze软核处理器实现对比较电路甄别阈值的控制以及多道脉冲幅度分析的处理。测试结果表明,信号的阈值甄别精度达到0.8mV。整个系统的集成度高,性能稳定可靠,阈值的远程设定功能避免了近距离接触放射源。     

基于FPGA的嵌入式系统中动态可重构方法研究

随着大规模现场可编程门阵列FPGA的出现,实时电路的动态可重构技术逐渐成为国际学术界的研究热点;文章介绍了基于FPGA的动态可重构技术的原理、分类以及系统的开发流程,最后讨论了动态可重构的应用和现如今存在的问题。     

基于FPGA的数字基带传输系统编译码器的设计

选择合适的基带码型是数字基带传输的关键,HDB3码型因其特点成为ITU推荐使用的基带传输码型之一.提出了一种基于FPGA实现HDB3编译码的设计方法,采用VHDL语言,并在Quartus Ⅱ的环境中,验证了该方法实现HDB3编码译码的正确性.     

基于FPGA的数字误码测试系统设计与实现

设计了逐位比较型数字通信误码测试系统．首先,分析了误码测试系统的基本架构及其各组成功能模块;其次,讨论了误码测试系统中各关键模块的实现方法;最后,利用QuartusII7．2软件平台对设计的数字误码测试系统进行了仿真分析,验证了设计的正确性．     

基于FPGA的多通道同步数据采集系统

多通道同步数据采集是星载傅里叶光谱仪研制的关键技术之一.介绍了一种基于FPGA的64路通道数据同步采集系统,实现了高速高精度红外干涉信号采集.本系统用FPGA实现了干涉信号采样时序控制、打包排序和USB接口的传输控制等功能,具有实时性好、抗干扰性强的优点,并且具有一定的通用性.     

基于FPGA的直流伺服系统设计

本文介绍了基于FPGA的直流伺服系统的设计。主要包括硬件电路组成、软件流程。FPGA的高速性与硬件支持是理想的设计数字伺服系统器件。利用Altera公司的DSP Builder可以方便快捷的在MATLAB中对部分功能进行仿真,测试其可行性,再生成FPGA的硬件描述语言,大大简化了设计流程与难度。     

基于FPGA的视频信号采集系统的硬件设计

为满足视频信号实时处理的需要,文章分析了现有的视频采集系统的构成和特点,在此基础上设计了以静态存储器(SRAM)为数据缓冲单元、可编程门阵列(FPGA)为控制核心、SAA7111为A/D转换芯片的实时性较好的前端视频信号采集系统.针对FPGA的特点,本设计采用自顶向下的模块化设计方法实现了视频信号采集的功能.设计过程中,用状态机完成了对芯片SAA7111的配置,用计数器控制整个信号采集过程,实现了地址、数据信号的可靠同步.     

基于FPGA多通道通用总线数据传输系统的设计

基于FPGA技术,实现了兼容ΓOCT18977和AR INC429总线标准的多通道通用总线数据传输系统的设计,就实现不同总线标准的统一数据传输速率、数据收发同步和串并转换等问题给出了具体解决方案。该系统可以进行相互独立的8路数据接收和8路数据发送,数据传输实时、可靠。