单相电度表的选择与校验

单相电度表是测量仪表中应用最广、拥有量最多的一种仪表，如何正确选择、使用新电度表及对已工作3×10^4h的旧电度表维修、校验就显得很有意义。本文从理论上对单项电度表的选择、接线、维修进行了分析，并突出了电度表的校验和估算，其结果和理论一致。要想提高校表的准确度，必须准确测出P，U，t值，再通过仔细校验，结果符合精度要求，完全可以达到2．0级电度表的要求，具有一定的实际意义。     

校验单相有功电度表的一种好方法

传统的校验电度表的方法容易引入操作误差，校验结果常常与标准负载不答。本文介绍的校验装置及校验方法，能有效解决上述问题。     

无时限电流速断保护的灵敏性校验方法的探讨

分析了无时限电流速断保护的校验方法-解析法、图解法，提出了如何利用校验方法对保护的灵敏性进行校验。     

一种超强抗干扰能力的电度表光电采样器

电度表光电采样器是校验电度表准确性的一种装置。本文介绍在老一代电度表光电采样器基础上对其进行改进，以提高校验表的准确性及校验表的工作效率。     

罗氏线圈电流互感器校验装置的研究

介绍模块化校验装置的构成、校验原理，给出能够产生峰值为2kA上升时间为40ns电流脉冲信号的八模块校验装置．通过实例证明其正确性．     

仪表着陆系统飞行校验方法研究

仪表着陆系统（I L S）是国际上用于飞机进近和着陆的导航设备,为保证仪表着陆系统能够正常有效地运行,必须定期对其进行飞行校验。掌握好校飞的技术方法,是飞行校验能否顺利完成的关键。该文针对当前国内飞行校验基准系统的飞行校验能力和效率远远无法满足需求的现状,利用某单位拥有试飞能力的有力条件,采用国产某型运输机改装的检验飞机及其他机载接收设备,建立飞行校验基准系统,设计出适合仪表着陆系统的校验方法,地面调试人员配合校验飞机对仪表着陆系统进行调整,使其达到完好的工作状态,通过飞行校验。     

数字仿真器中的时间校验探讨

针对事件驱动仿真检测时间延迟的困难，提出用时间校验网络来检测时间延迟。论述时间校验的几种方法及在时间校验中的几个问题。     

浅谈微电子故障校验

本文详细介绍了软件安全认证中微电子故障校验原理，并举例说明微电子故障校验的方法，提升家用电器安全性能。     

电容式纤维长度仪计量检定方法与检具的研究

分析了电容式纤维长度仪的基本电气性能特点.提出了用有机玻璃条作为校验规检验电容极板线性度与均匀度的方法.用该校验规在6台纤维长度仪上测量,给出了其测量结果与统计分析值.证明了6台仪器及设计的校验规是稳定的,用这种方法校验是有效的.     

影响活塞式压力计技术性能指标因素的分析

文章介绍了活塞式压力计的技术性能指标的影响因素，并对其校验方法和提高测试精度的措施进行了分析。     

Goppa码一致校验位数目的下限

给定一个Ｇｏｐｐａ码，如何求出它的一致校验位数目问题，至今尚未解决。估计一致校验位数目，一般只用上限来估计．本文提出了不仅可用上限也可用下限来估计一致校验位数目的观点，并且给出了估计方法。用这种方法，某些特殊的Ｇｏｐｐａ码是能够求出它的一致校验位数目的。     

LDPC码的分析和非正则图的设计

给出了正则LDPC码和非正则LDPC码的分析 ,并介绍了非正则LDPC码的设计方法     

基于欧氏几何的量子CSS码的构造

利用有限几何中的点和线,构造出低密度奇偶校验(LDPC)码的校验矩阵.根据这种LDPC码的特点,通过对校验矩阵的行或列变换得到其对偶码,从而获得基于CSS码的量子LDPC码.以量子码(15,4)为例,验证了这种量子LDPC码构造算法的可行性.在仅考虑比特翻转信道下对该量子码进行性能分析,结果表明用这种方法易于得到其对偶码,并且得到的量子码比经典码有更好的性能.     

一种基于RAM的QC-LDPC码新颖编码架构研究(英文)

为了提高LDPC编码器的数据吞吐率,提出了一种基于RAM的改进型准循环LDPC码(quasi-cyclic lowdensity parity-cheek,QC-LDPC)的编码器实现方法。采用RAM存储校验位,并引入指针来指示RAM的地址方法,从而取代传统编码架构中的移位寄存器,使编码过程通过对RAM的读写操作实现,校验位序列也通过对RAM的读操作串行输出。由于该编码器没有使用移位寄存器以及并串转换电路,从而大幅度节约了硬件资源并提高了数据吞吐率。     

一种基于RAM的QC-LDPC码新颖编码架构研究

为了提高LDPC编码器的数据吞吐率,提出了一种基于RAM的改进型准循环LDPC码(quasi-cyclic low density parity-cheek,QC-LDPC)的编码器实现方法.采用RAM存储校验位,并引入指针来指示RAM的地址方法.从而取代传统编码架构中的移位寄存器,使编码过程通过对RAM的读写操作实现,校验位序列也通过对RAM的读操作串行输出.由于该编码器没有使用移位寄存器以及并串转换电路,从而大幅度节约了硬件资源并提高了数据吞吐率.     

一种围数为八的低密度校验码校验矩阵设计

提出了一种低密度校验（IDPC）码的规则校验矩阵设计算法．首先设计3个不同的子矩阵,每个子矩阵通过对单位矩阵进行不同的移位运算后组合生成,然后将这3个子矩阵组合生成所需要的低密度校验矩阵,最后利用文中提到的短环检验算法搜索出使得生成的校验矩阵四环数、六环数均为零的移位算子．用该校验矩阵所对应的生成矩阵对随机信息进行编码,AWGN信道下的仿真结果表明,具有逼近MacKay随机码的误码率性能．     

基于矩阵分解的有限几何LDPC码的研究

随机构造的LDPC（low density parity check codes）码长的增加,所需存储空间过大,编码复杂度过高.针对该问题,研究了具有代数结构的有限几何LDPC码.基于有限域几何空间的点和线来构造校验矩阵,并通过矩阵行列分解得到不同码率、码长的非规则QC-LDPC码.该类LDPC码是准循环码,其编码复杂度与码长成线性关系,对应的Tanner图没有4环存在.仿真结果表明：MSK调制、AWGN信道条件下,该类码与类似参数的随机码相比较,当信道误码率为10-6时,译码增益约为0.05～0.15dB.     

一种改进的确定性准规则LDPC码

提出了一种确定性准规则LDPC码的设计方法,通过双对角矩阵以及迭代生成的线性同余序列构造校验矩阵.推导了为避免四边以及更少边的循环,迭代参数所需要满足的条件.该方法主要优点是编码仅具有线性复杂度,并且校验矩阵可通过迭代和双对角矩阵生成,在译码端不需要存储整个校验矩阵,这对于译码器的硬件实现是有利的.仿真结果表明该方法具有优于伪随机方法的性能.     

面向连续变量量子密钥分发的多边型LDPC码设计与性能分析

为满足连续变量量子密钥分发(continuous-variable quantum key distribution, CV-QKD)应用场景中对高性能低密度奇偶校验(low density parity check, LDPC)码的需求,提出了针对一类具有3种边类型且部分变量节点度为1的多边型LDPC(multi-edge type LDPC, MET-LDPC)码的设计方法。通过掩模到需要的度分布的方式设计左上角矩阵;采用基于多路径外在信息度(extrinsic message degree,EMD)策略的渐进边增长(progressive edge growth, PEG)算法设计左下角矩阵;将各部分矩阵组合在一起完成MET-LDPC码的设计。仿真结果表明,采用掩模加PEG算法设计的MET-LDPC码比单独用PEG算法设计的MET-LDPC码性能更优。     

自适应码率QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPc码具有简单的编码结构,拥有较好的应用前景.通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计.综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求.