高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

MOSFET特性研究

本文介绍了N MOSFET的物理结构特性以及导电沟道形成过程与本质.详细分析与说明N MOSFET的漏极电流iD与漏源电压uDS特性表达式以及N MOSFET的物理结构、材料特性和制造工艺等对于N MOSFET特性的影响.     

纳米MOSFET栅氧化层中吸引型陷阱的参数提取方法

通过实验在室温下同时测量纳米MOSFET器件样品漏源电流和栅电流的低频噪声, 发现一些样品器件中漏源电流不存在明显的RTS噪声, 而栅电流存在显著的RTS噪声, 而且该栅电流RTS噪声俘获时间随栅压增大而增大, 发射时间随栅压增大而减小的特点, 复合陷阱为库伦吸引型陷阱的特点. 根据栅电流RTS噪声的时常数随栅压及漏压的变化关系, 提取了吸引型氧化层陷阱的深度、在沟道中的横向位置和陷阱能级等信息.     

深亚微米MOSFET的蒙特卡罗快速模拟

用蒙特卡罗-泊松方程自洽求解的方法,对深亚微米金属-氧化物-半导体场效应晶体管--MOSFET的电特性进行了模拟.在泊松方程的求解上,使用了矩阵法,与一般的迭代方法相比,求解速度得到了极大的提高.为减少自散射的次数,用阶梯自散射方案求电子的自由飞行时间.这两个措施的实施,减小了蒙特卡罗模拟时间,加快了模拟速度.模拟中主要考虑了电离杂质、声学形变势、表面粗糙散射和电子谷间散射四种散射机制.模拟的MOSFET输出特性曲线和电子速度在沟道中的分布与报道的相关结果符合得很好.     

一种新的双栅MOSFET物理模型

本文以单栅MOSFET的物理模型为基础,导出了双栅MOSFET的物理模型,该模型中,不仅考虑了漏压对沟道长度的调制效应,而且也考虑了栅压对沟道中载流子迁移率的影响,由该模型导出的双栅MOSFET的V—I特性与实验结果做了比较,二者符合得很好,并对器件的V—I特性从物理机制上进行了详细讨论。     

一种新型GaAs基无漏结隧穿场效应晶体管

针对隧穿场效应晶体管开态电流较低的问题,提出了一种新型GaAs基无漏结隧穿场效应晶体管结构,并对其性能进行了研究。在该结构中,沟道和漏区采用具有相同掺杂浓度的N型InGaAs材料,实现沟道/漏区无结化,简化了制造工艺;同时为了提高开态隧穿电流,源区采用不同于沟道的P型GaAsSb材料,实现异质源区/沟道结构。该结构能有效增大关态隧穿势垒宽度,降低泄漏电流,同时增加开态带带隧穿概率,提升开态电流,从而获得低亚阈值斜率和高开关比。仿真结果表明,在0.4V工作电压下,该新型GaAs基无漏结隧穿场效应晶体管的开态电流为3.66mA,关态电流为4.35×10~(-13) A,开关电流比高达10~(10),平均亚阈值斜率为27mV/dec,漏致势垒降低效应值为126。     

实际纳米MOSFET电流噪声及其相关特性分析

实际纳米MOSFET电流噪声为散粒噪声和热噪声,且散粒噪声受到费米作用和库仑作用的抑制.而现有文献研究实际纳米MOSFET电流噪声时,采取了完全不考虑其散粒噪声的抑制,或者只是强调抑制的存在而并未给出具体的抑制分析.本文基于Navid模型推导了实际纳米MOSFET电流噪声,并考虑费米作用和库仑作用对散粒噪声的抑制.在此基础上,对电流噪声随沟道长度、温度、源漏电压和栅极电压的变化特性进行了分析,其变化规律与文献中已有的实验和理论变化相一致.沟道长度越短,温度越低,源漏电压越大和栅极电压越低,电流噪声主要以散粒噪声为主.     

围栅金属氧化物半导体场效应管电流模型

针对深亚微米级围栅金属氧化物半导体场效应管(MOSFET)处于堆积或反型时自由载流子对表面势影响显著的问题,提出了一种全耗尽圆柱形围栅MOSFET表面势和电流解析模型.考虑耗尽电荷和自由载流子的影响,采用逐次沟道近似法求解电势泊松方程,得到围栅MOSFET从堆积到耗尽,再到强反型的表面势模型,最后通过源漏两端的表面势得到了围栅器件从线性区到饱和区的连续电流模型,并利用器件数值仿真软件Sentaurus对表面势和电流模型进行了验证.研究结果表明,表面势在堆积区和强反型区分别趋于饱和,在耗尽区和弱反型区随栅压的增加而增加,同时漏压的增加将使得沟道夹断,此时表面势保持不变.增加掺杂浓度导致平带所需的负偏压变大,表面势增加.与现有的阈值电压模型相比,该模型的精确度提高了16%以上.     

非硅微电子学:锗与锗锡场效应晶体管

本文讨论了非硅微电子学,即在硅衬底上利用非硅沟道材料实现互补型金属氧化物半导体(Complememaw Metal Oxide Semiconductor,CMOS)集成电路的微电子科学与技术.文章重点综述了高迁移率锗与锗锡沟道金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)以及隧穿场效应晶体管(Tunneling Field Effect Transistor,TFET)的研究进展.锗与锗锡具有比硅(Si)材料高的空穴和电子迁移率且容易实现硅衬底集成,是实现高迁移率沟道CMOS器件的理想备选材料.通过调节锡组分,锗锡材料可实现直接带隙结构,从而获得较高的带间隧穿几率,理论和实验证明可用锗锡实现高性能TFET器件.本文具体分析了锗锡MOSFETs和TFETs器件在材料生长、表面钝化、栅叠层、源漏工程、应变工程及器件可靠性等关键问题.     

环栅肖特基势垒MOSFET解析电流模型

肖特基势垒金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistor,MOSFET)的电流一般需要通过载流子的费米狄拉克分布对能量积分来计算或自洽迭代数值计算,为降低其复杂性,本文采用若干拟合参数,考虑镜像力势垒降低效应、偶极子势垒降低效应和小尺寸下量子化效应对肖特基势垒高度的影响,给出了环栅肖特基势垒MOSFET一种新的解析电流模型。所提出的电流模型与文献报道实验数据符合较好,验证了模型的正确性,对环栅肖特基势垒MOSFET器件以及电路设计提供了一定的参考价值.     

非对称Halo的异质栅SOI MOSFET阈值电压解析模型

为了改善MOSFET的短沟道效应和驱动电流，首次提出了非对称Halo掺杂的异质栅SOIMOSFET结构，这种结构在沟道源端一侧注入浓度较高的杂质，再由具有不同功函数的两种材料拼接形成栅极．通过求解二维电势Poisson方程，建立了全耗尽器件表面势和阈值电压的解析模型．研究表明，该结构能有效抑制漏致势垒降低和热载流子效应，且在沟道长度小于100nm条件下，阈值电压表现出明显的反短沟道特征，在Halo和栅材料界面附近的电场峰值使通过沟道的载流子的传输速度显著提高，解析模型与二维数值模拟软件MEDICI所得结果吻合度较高．     

异质双栅结构LDMOS的物理建模和仿真

对一种采用新结构的LDMOS(lateral double diffused metal oxide semiconductor)器件建立了模型.该器件在LDMOS中采用异质双栅(dual material gate,DMG)结构,这样使得该器件(DMG-LDMOS)同时具有LDMOS和DMG MOSFET的特性和优点.给出了DMG-LDMOS中沟道区表面电势和电场的一维表达式,并在此基础上考虑了大驱动电压下引入的沟道载流子速度过冲效应的影响,建立了基于物理的沟道电流模型.最后比较了Medici器件仿真结果和所建立的沟道电流模型,验证了该模型的可用性.     

一种围栅金属氧化物半导体场效应管阈值电压模型

针对深亚微米金属氧化物半导体场效应管(MOSFET)多晶硅耗尽效应加剧问题,提出了一种全耗尽圆柱形围栅MOSFET阈值电压解析模型.通过求解多晶硅耗尽层电势泊松方程,得到多晶硅耗尽层上的压降,用以修正沟道区的通用边界条件.然后利用叠加原理求解沟道二维电势泊松方程,建立了圆柱形围栅MOSFET的表面势和阈值电压解析模型,并利用器件数值仿真软件Sen-taurus对解析模型进行了验证.研究结果表明,衬底掺杂原子浓度越高,或多晶硅掺杂原子浓度越低,多晶硅耗尽层上的压降就越大,阈值电压偏移也越显著.与现有模型相比,该解析模型的精确度提高了34%以上.     

一维散射问题的微扰公式及其应用

将微扰方法应用到一维散射问题中,求出了相应的格林函数,得到了反射幅的近似公式,并计算了一维方势垒和双狄拉克势垒的散射问题,把所得结果与相应文献对比,发现结果完全相同。     

A photovoltaic device structure based on internal electron emission

There has been an active search for cost-effective photovoltaic devices since the development of the first solar cells in the 1950s (refs 1-3). In conventional solid-state solar cells, electron-hole pairs are created by light absorption in a semiconductor, with charge separation and collection accomplished under the influence of electric fields within the semiconductor. Here we report a multilayer photovoltaic device structure in which photon absorption instead occurs in photoreceptors deposited on the surface of an ultrathin metal-semiconductor junction Schottky diode. Photoexcited electrons are transferred to the metal and travel ballistically to--and over--the Schottky barrier, so providing the photocurrent output. Low-energy (approximately 1 eV) electrons have surprisingly long ballistic path lengths in noble metals, allowing a large fraction of the electrons to be collected. Unlike conventional cells, the semiconductor in this device serves only for majority charge transport and separation. Devices fabricated using a fluorescein photoreceptor on an Au/TiO2/Ti multilayer structure had typical open-circuit photovoltages of 600-800 mV and short-circuit photocurrents of 10-18 micro A cm(-2) under 100 mW cm(-2) visible band illumination: the internal quantum efficiency (electrons measured per photon absorbed) was 10 per cent. This alternative approach to photovoltaic energy conversion might provide the basis for durable low-cost solar cells using a variety of materials.     

一种新型的a-Si:H静电感应晶体管

我们提出一种新型的表面肖特基栅的a-Si∶H静电感应晶体管.这种管子制备工艺简单,界面特性良好.计算机模拟结果表明,隙态密度和沟道宽度是影响管子性能的主要参量,当隙态密度为10~(16)cm~(-3)ev~(-1)时,电流开关效应达10~8,工作频率为几兆周.     

杂质纵向高斯分布UTBB-SOI MOSFET的虚拟阴极阈值电压解析模型

采用Sentaurus Process工艺仿真工具,验证了超薄硅膜内单次纵向离子注入并快速热退火后所实现的轻掺杂杂质分布符合高斯规律。设计杂质纵向高斯分布的轻掺杂纳米UTBB-SOI MOSFET,用虚拟阴极处反型载流子浓度来定义阈值电压的方法,为器件建立二维阈值电压解析模型。通过与Sentaurus Device器件仿真结果对比分析,发现:阈值电压模型能准确预测器件在不同掺杂、器件厚度和偏置电压下的阈值电压,正确反映器件的背栅效应,其模拟结果与理论模型相符。     

高压VDMOSFET中的快恢复体二极管的设计新方法

提出了一种提高高压垂直双扩散MOS场效应晶体管（VDMOSFET）的体二级管恢复速度的新方法,在这一方法中,肖特基接触集成于VDMOSFET中的每一单胞中,据此生产的样品的实验结果表明,对于500V／2A的VDMOSFET,反向恢复电荷减小了50％,体二极管的恢复因数增大了60％．