基于FPGA的以太网与E1网中的同步动态随机存储控制器设计

为了实现不同速率数据链路通信的相互转换,提出了一种利用现场可编程门序列(FPGA)设计并实现可对同步动态随机存储器(SDRAM)进行数据缓存并高速读写的控制器.该控制器采取状态机和令牌环机制,通过对SDRAM操作,实现了双向4路的跨时钟域的匹配.该控制器适用于任意长度的以太网帧和其他类型的数据相互转换.     

基于FPGA的并行FLASH高速、大容量数据采集系统

本文介绍了一个以FPGA为主控制器的多存储芯片数据采集板卡的设计。该卡通过一个符合ATA-6规范的IDE接口,使用PIO模式将数据采集板卡与上位机互联。通过FPGA控制一片高速AD进行数据采集,采集的数据通过4片电子盘并行存储,实现高速大容量数据采集。文章侧重于介绍用FPGA控制电子盘并行读写的方法。     

PCI总线接口控制器的FPGA设计

研究有限状态机与PCI总线接口控制器的设计问题.在分析PCI总线接口控制器基本功能的基础上,给出其顶层设计.根据PCI总线操作时序,提出了从设备接口控制器的有限状态机模型.同时结合Altera FLEX10K的FPGA器件,采用Verilog硬件描述语言,描述该总线控制器的基本操作,并完成功能仿真与综合,实现了PCI总线控制器的FPGA设计,说明该有限状态机具有结构清晰、易于维护的特点.     

I2C总线从器件接口的FPGA实现

很多设计中都是为FPGA设置一个基于12C总线的主控制器接口,而将FPGA作为12C总线上的从器件则很少,但事实上,低速主控单片机和受控高速FPGA从处理器组成的系统应用场景很广.因此本文分析了12C总线的操作过程,得到了状态机,在此基础上用VHDL语言实现了遵从12C总线协议的从器件接口.实践表明,所设计的从器件接口工作良好,具有一定的实用价值.     

基于FPGA的USB设备接口设计

介绍了一种可以在FPGA上实现的USB设备控制器接口，讨论了USB设备控制器接口中存在的两类事务，给出了采用状态机的解决方法和设计要点．     

I2C总线从器件接口的FPGA实现

很多设计中都是为FPGA设置一个基于I2C总线的主控制器接口,而将FPGA作为I2C总线上的从器件则很少,但事实上,低速主控单片机和受控高速FPGA从处理器组成的系统应用场景很广.因此本文分析了I2C总线的操作过程,得到了状态机,在此基础上用VHDL语言实现了遵从I2C总线协议的从器件接口.实践表明,所设计的从器件接口工作良好,具有一定的实用价值.     

基于CMOS图像传感器的高速印刷机数字图像监测系统

在简单介绍了高速印刷机图像监测系统的基础上,分析了传统的图像监测系统的缺点,论述了用CMOS图像传感器、高速单片机、CPLD控制器、USB2.0接口芯片以及SRAM帧存储器设计的新型数字式图像监测系统及其设计要点.该系统目前已经安装在高速印刷机上使用,取得了令人满意的结果.     

基于FPGA的图像数据缓存控制器设计

介绍了SDRAM存储器的工作原理及其特点,给出了以大规模可编程逻辑器件FPGA为核心、SDRAM为缓存的高速图像数据缓存控制器的设计.该控制器实现了对SDRAM接口以及读写FIFO的时序控制,并通过在SDRAM存储器内部切换帧的方法大大提高了图像数据的传输效率.     

视频图像处理系统中SDRAM控制器的FPGA实现

为实现视频图像处理系统中图像数据的实时处理,使用大容量的存储器完成数据缓存是必不可少的一个环节。针对SDRAM的工作原理及时序特性,现提出一种在FPGA芯片上实现SDRAM控制器的方案。根据实时图像数据传输速率的要求,SDRAM的操作模式配置为全页突发读写及自动刷新操作模式,将各个操作进行模块化设计并由一个总状态机控制。整个设计采用Verilog实现。实验结果表明,该控制器在视频图像处理系统中实现了本文所提出的数据高速缓存的功能,并具有读写效率高、控制简单、价格低廉等特点。     

基于时频域检测方法的信号处理系统设计与实现

为解决宽带数字接收机所接收信号参数的高速提取,利用4片现场可编程阵列(FPGA)、分布式多总线并行流水方式完成信号的FFT运算、频域的载频信号参数的提取、IFFT运算及在时域中对脉冲参数的提取.利用有限状态机的方式完成了CPCI总线的PCI局部端接口时序编写及信号处理系统工作状态的控制和转换.用8片244芯片完成了用普通SRAM作类似双口RAM的设计.该项目已通过验收,可应用于实际工程.     

基于DDR内存总线的高速网络接入技术

在机群系统中,机群的互连网络性能对整个机群系统的性能有着至关重要的影响.机群系统要求互连网络具有高带宽、低延迟、高可靠等特性,传统的互连网络接入方法基本上基于PCI接口.本文提出了基于DDR DIMM内存总线的接入思想,采用可编程逻辑器件FPGA实现网络接口设计,通过直接读写内存方式提高并行接入带宽,并将部分通讯协议下载到网卡上以提高计算和通讯的速度.实测表明,在不包括上层协议的情况下,接口卡的数据接入带宽可达3120 Mbps,给出了基于FPGA的实现方法,并用Xilinx Virtex-Ⅱ Pro-20 FPGA进行了仿真和验证.     

USB 2.0接口IP核的开发与设计

介绍了一种基于USB2．0协议的设备接口的IP核设计,着重研究了USB2．0协议控制器、缓存控制器、工作模式控制等硬件数字电路的实现,该电路支持高速(480Mbps)和全速(12Mbps)传输．为了满足USB2．0高速的传输要求,减小硬件设计的复杂性和硬件开销,整个系统采用硬件电路和MCU固件结合的方法进行设计,同时使用了不同传输方式缓冲区共用的双缓冲区缓存结构,因此电路具有实现简单,硬件开销小,传输速度较高等优点．设计的电路已经通过FPGA验证。     

基于AXI总线串行RapidIO端点控制器的FPGA实现

针对现代高性能嵌入式系统高速串行RapidIO (SRIO)信号接入的应用需求, 提出一种基于AXI总线的SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件, 利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构, 能够提高信息采集和输出的时效性。此外, AXI总线能够使SRIO端点控制器IP核更方便地集成到SoC芯片中, 可以在片内提供更高的数据传输带宽。利用SRIO协议实现的FPGA内置多DSP IP核, 读写操作速率能稳定地达到每通道3.125 Gb/s, 表明所提出的IP具有高性能。     

基于SRIO的FPGA间数据交互系统设计与应用

基于时分长期演进(time division long term evolution,TD-LTE)射频一致性测试系统中数据交互的分析研究,为了很好地满足现场可编程门阵列(field programmable gate array,FPGA)间的大容量数据交互,设计了一种高速的嵌入式技术串行高速输入输出口(serial rapid IO,SRIO),实现2块FPGA芯片间的互连,保证在TD-LTE系统中上行和下行数据处理的独立性和交互的便捷。基于Xilinx公司的Virtex-6系列XC6VLX475T芯片,给出了SRIO接口的整体性设计方案,经过ModelSim软件仿真,确定适合项目需要的数据交互的格式类型和事务类型,对接口代码进行综合、板级验证、联机调试等,在ChipScope软件上对比分析数据传输的正确性,通过测试模块统计比较发送和接收信号的误比特率,确定了SRIO接口在高速数据传输的稳定性和可靠性,成功验证了SRIO接口在FPGA之间数据的互连互通,并将该方案作为一种新的总线技术应用于TD-LTE射频一致性测试仪系统开发中。     

视频图像采集及网络传输系统的设计

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统.采用IIC (Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1024×768、帧率为8 Hz、...     

生物电阻抗测量中的信号发生模块设计

生物电阻抗测量因其低廉的成本,丰富的信息获得了诸多研究者的关注。在生物电阻抗测量中,信号激励模块有着非常重要的作用。文中采用Xilinx FPGA连同高速DAC搭建了高速通用型生物电阻抗信号发生模块,同时使用LabView系统进行了用户软件开发。     

基于FPGA的DDR3-SDRAM控制器用户接口设计

为了满足高速图像数据采集系统中对高带宽和大容量的要求,利用Virtex-7系列FPGA外接DDR3-SDRAM的设计方法,提出了一种基于Verilog-HDL语言的DDR3-SDRAM控制器用户接口设计方案。该控制器用户接口已经在Xilinx公司的VC707开发板上通过了功能验证,并成功的被应用到高速图像数据采集系统中。含有该用户接口的控制器具有比一般的控制器接口带宽利用率高、可移植性强和成本低的优点,可以根据设计人员的需要被灵活地应用到不同的工程。     

基于FPGA的嵌入式指纹采集系统设计

针对传统指纹采集系统实时性差及逻辑控制复杂等缺陷,提出一种基于FPGA的嵌入式指纹采集系统,讨论系统的组成原理、硬件电路设计与软件实现．该系统选用FPGA芯片EP2C35F672C6作为处理器,MBF200为指纹传感器,通过SPI连接实现其通信;应用片外SRAM保存采集的指纹图像数据,实现一种高效的嵌入式指纹采集系统．测试表明,该系统具有较高的易用性和实时性．     

DDR2 SDRAM控制器的FPGA实现

龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上对其进行实现,以方便对其在整个SoC设计中的集成.目前,该控制器已经通过功能仿真,并在Xilinx公司的Virtex-4系列FPGA上得以实现.