用PLL实现心电图机的走纸控速电路

阐述了利用锁相技术来控制心电图机走纸电路中电机的速度,使其稳速工作,而其中的选频电路、锁相环路采用CPLD(ComplexProgrammableLogicDevice)实现.与传统心电图机走纸控速电路相比,采用CPLD实现心电图机的控速电路,电路结构得以简化,可移植性好,工作可靠性高.     

基于CPLD的线阵CCD驱动电路设计

着重介绍了基于CPLD来设计产生ILX554B图象传感器的复杂驱动时序。阐述了逻辑设计原理,给出了CPLD实现电路和时序仿真波形,仿真结果表明,该电路具有一定的实用价值。     

CPLD控制液晶显示实验研究

通过CPLD控制液晶显示，主要包括利用Protel设计系统电路、Visual C^＋＋编写控制液晶显示的界面、串口通信和利用VHDL语言编写控制液晶显示等．文章介绍了系统电路的设计过程，如何实现串口通信、单片机和CPLD之间的数据传输，介绍了液晶模块特点和CPLD实现液晶显示过程，最终实现用计算机通过串行口控制点阵式液晶显示器显示．     

基于CPLD与单片机的等精度频率测量

应用CPLD技术,已经成为当今实现电子系统集成化的重要手段。本文介绍了基于CPLD技术与单片机的等精度频率测量的硬件实现方案,实现了一种精度高和范围广的频率测量电路。     

基于CPLD与单片机的等精度频率测量

应用CPLD技术,已经成为当今实现电子系统集成化的重要手段。本文介绍了基于CPLD技术与单片机的等精度频率测量的硬件实现方案,实现了一种精度高和范围广的频率测量电路。     

基于MACHXL的CRC编码和校验电路的实现

本文介绍了基于MACHXL的CRC编码和校验电路的设计和实现,阐述了CRC编码方法和校验的基本思想,进而阐明了CRC编码和校验的CPLD电路的具体实现。     

基于CPLD交通灯控制系统的研究

该文介绍一种基于车流量变化调节时间的智能交通灯系统的设计方法,采用可编程逻辑器件CPLD设计实现。电路结构简单,成本低,且CPLD器件作为控制部分(定时器、状态机等)与TTL电路兼容,可直接使用,不需要外围转换电路。对于控制要求不高的场合,完全可以胜任。在MAX+plusⅡ软件通过了编译、仿真并下载到CPLD器件上进行编程制作,实现了交通灯系统的制作过程。此控制系统突破了传统固定模式,可根据实时交通流量灵活运行,而且全面考虑了各种紧急车辆优先通行情况,大大提高了车辆通行效率,具有实际应用前景。     

基于单片机和CPLD的等精度频率计设计

本文主要论述了利用CPLD进行测频计数,单片机实施控制实现多功能频率计的设计过程.该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数,利用单片机完成整个测量电路的测试控制、数据处理和显示输出.     

一种基于CPLD的压电生物传感器检测电路的设计

研究并设计了一种基于复杂可编程逻辑器件(CPLD)的压电生物传感器检测电路.该检测电路以高性能CPLD(MAX7128)为核心,实现了对压电生物传感器10 MHz高频信号的测量与采集,以及所采集的频率数据动态、实时显示以及频率数据串行通信等功能.该电路体积小、集成度高,具有可靠性高、实时性高的特点.此外该系统还可以通过RS232串行接口与计算机连接进行数据传输和数据存储及分析.详细阐明了系统整体结构设计以及系统硬件部分的实现,并给出了CPLD内核仿真结果和数据采集软件实测频率曲线.     

PCI数据采集外围总线接口电路的设计

在研究PCI(Peripheral Component Interconnect)总线的基础上,针对专用接口芯片 CPLD器件在性能、成本及设计复杂程度等方面进行了分析和比较,提出了一种采用S5933 CPLD实现通用高速PCI接口电路数据采集卡的设计.     

用CPLC实现可变延时芯片的设计

介绍了用CPLD设计可变延时芯片的方法，并讨论了具体的实现电路和仿真波形图。     

单片机与CPLD通信系统设计

单片机与CPLD以总线接口方式实现译码、数据和控制信号锁存的功能,采用这种通信方式,数据传输准确、高速,电路结构简单、体积小,1片CPLD芯片足够,并且控制方便,实时性强,通信效率高。     

嵌入式系统外围接口电路的复杂可编程逻辑器件实现

为简化PCB布板。增强系统功能，提高系统的速度、抗干扰性、可靠性．提出一种用Altera公司CPLD芯片EPM7128S实现MCU外围接口电路的方法．在环境监测仪的MCU外围接口电路中．根据其功能结构与宏单元特点。利用VerilogHDL硬件描述语言和MAXplus-Ⅱ设计工具软件．在单片CPLD上设计了MCU与A／D转换芯片、FlashMemory、LCD及键盘4个模块的接口电路．对各个模块进行了编译、综合和仿真．实验表明．在一片CPLD芯片EPM7128S上。可实现多种接口功能．简化接口硬件连接．提高译码速度，编程方便灵活．     

基于CPLD的电动机软启动控制系统中功率因数角的测量

分析了基于CPLD进行功率因数角测量的基本原理,给出了硬件实现电路及VHDL源程序,简化了电路,提高了系统的可靠性和灵活性,获得了很高的测相位精度和稳定性.     

基于VHDL的数字频率计的设计

本文的数字频率计设计,采用自上向下的设计方法,实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。在MAX+PLUS II平台上,用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真。本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计。     

基于CPLD的时差法在小管径流量测量中的应用

基于小管径流量检测,采用高性能CPLD,实现了一种新的测量超声波渡越时间的方法。实验结果表明,应用CPLD技术可以显著地提高测时精度,简化电路的设计,提高了系统的稳定性和抗干扰能力,从而提高对流量的测量精度。     

基于CPLD有理数分频器的设计方法

介绍了一种通用的可预置数的有理数分频器的设计方法。本设计利用VHDL语言实现分频算法的设计,利用键盘、液晶显示、单片机、CPLD实现硬件电路的设计,并用QuartusⅡ进行仿真。     

基于CPLD的公共汽车智能语音报站系统

传统的公共汽车语音报站系统通常采用微处理器进行控制,其缺点是可靠性低、维护和升级不方便.为了解决这些问题,介绍了采用复杂可编程逻辑器件(CPLD)和语音芯片ISD2560组成的智能语音报站系统,分析了设计原理.由于CPLD的JTAG在系统编程能力并且充分利用了CPLD内部资源,所有控制逻辑电路和用于扩充LED显示的串行通信接口电路均由CPLD的内部硬件电路完成,不需微处理器,因此系统硬件电路简单、调试和升级方便、可靠性高,实用性强.     

基于CPLD的数字电子钟仿真研究

本文介绍了基于CPLD数字电子钟的设计方法,在CPLD内部规划了秒脉冲发生电路、两个60进制计数器(秒、分计数)、1个12进制计数器(时计数)。在MAX+PLUSⅡ软件中此电路得到了仿真验证。