多信号处理器并行系统及其应用

多信号处理器并行运算是提高数字信号处理系统运行速度的主要方法之一，具有广阔的应用前景。本文介绍了ADSP2106x的硬件结构和高速处理性能，然后给出了基于ADSP2106x的4种多处理器并行处理器的设计方法及其在快速付里叶变换（FFT）和移位快速付立叶变换（SFFT）中的应用。     

数字信号处理器的结构特点及其应用

介绍了数字信号处理器（DSP）器件的结构特点，以Analog Device公司（ADI）的浮点ADSP2106X为例，论述了数字信号处理器与高速模式转移器（ADC）接口的常见设计模式，给出了数字信号处理器在软件无线电、磁浮列车悬浮控制器及ADSL Modem中应用的几种系统结构。     

一种多处理器并行优化处理模型的设计与研究

通过在多进程中引入信号灯机制 ,提出了基于多处理器硬件环境下并行优化处理模型 ,实现多个处理器的并发操作以及对临界资源的合理调度和使用 ,从整体上提高了系统的运行效率 .对并行优化模型的执行效率进行了分析 ,将该模型运用到高速光盘驱动器固件的设计中 ,获得了较好的应用效果 .     

多DSP处理器系统在超分辨测向处理器中的应用

介绍了4片ADSP21160组成的高速超分辨测向处理器，该处理器提高了系统的处理速度，实现了对目标测向的MUSIC算法研究了高速并行处理技术，该方法推动了MUSIC算法的工程应用．最后，将ADSP21160与TMS320C6201分别组成的处理系统进行了比较，实验结果证明ADSP21160更适合用在超分辨测向处理器中．     

基于多DSP的雷达信号处理系统的设计

为了满足雷达数字信号处理对信号处理系统的速度、通用性和可扩展性的需求,设计一款高性能数字信号处理系统。文中首先介绍了测量雷达信号处理对系统实时性的需求,然后给出了基于ADSP21160的多处理器并行信号处理系统的设计与实现,重点介绍了该并行信号处理系统的结构与拓扑关系,最后给出了此信号处理系统的应用和工程实践。     

基于CUDA的H.264/AVC视频编码的设计与实现

为了提高编码速率,将视频编码中计算量较大的运动估计和离散余弦变换(DCT)系数计算移植到图像处理器(GPU)上处理.根据H.264/AVC的编码要求和处理器的并行结构,提出了一种并行处理方法,并利用统一计算设备架构(CUDA)的计算平台,实现了H.264/AVC中的运动估计和DCT变换系数的计算.实验表明:在GPU上采用并行计算方法可较大程度地提高视频编码速度.     

一种多处器器并行优化处理模型的设计与研究

通过在多进程中引入信号灯机制,提出了基于多处理器硬件环境下并行优化处理模型,实现多个处理器的并发操作以及对临界资源的合理调度和使用,从整体上提高了系统的运行效率。对并行优化模型的执行效率进行了分析,将该模型运用到高速光盘驱动器固件的设计中,获得了较好的应用效果。     

基于图形处理器硬件加速的高精度医学图像融合算法

提出一种基于图形处理器(GPU)硬件加速的频域非下采样轮廓波变换(FNSCT)算法.该算法构造了更加简单、快速的频域非下采样轮廓波变换,有效消除了传统小波变换以及轮廓波变换应用于图像融合算法时引起的振铃和伪吉布斯现象.结合GPU在并行大规模浮点数及快速傅里叶变换(FFT)上的高速运算能力,解决了非下采样轮廓波变换(NSCT)速度慢的问题,实现了一种高精度的医学图像融合加速算法.     

片多处理器和对称多核处理器的研究进展

片内多处理器(Chip Multi-Processor,CMP)思想和首个多核结构原型自1996年由斯坦福大学首次提出以来,直到2001年IBM才发布了真正的双核RISC处理器Power4,成为首款采用多核设计的服务器处理器.但是多核处理器进入主流桌面应用,还是从Intel和AMD正式引入多核架构开始的.本文针对片多处理器(Chip Multi-Processor,CMP)和对称多核处理器(Symmetric Multi-Processor,SMP)的研究进展进行综述和分析.首先,概括介绍了国内外片多处理器和对称多核处理器研究的最新进展,并分析了已存在的问题;其次,对片内多处理器和对称多核处理器的研究热点和趋势进行了分析,并指出该领域未来可能的研究方向;最后,对对称多核处理器的主要典型产品以及最新的Sandy Bridge架构做了详细介绍.     

多发射处理器的指令调度算法研究

RISC体系作为精简指令集计算机的兴起,使得多发射处理器的指令调度算法成为研究热点.本文从程序块划分和执行角度,讨论了多发射处理器的指令调度算法,介绍了几种局部指令和全局指令调度的影响力较大的算法.它们通过指令调度的优化,提高多发射处理器内部功能部件的执行并行性.本文还给出了进一步研究方向,构造多发射结构多处理器并行处理系统,实现处理器之间的并行技术和处理器内部的并行技术的整合.