五千兆赫微波频率合成器

本文提出了一个微发频率合成器的设计方案。该方案用低频数字锁相环实现波道变换,用脉冲锁相环将频率倍频到微波波段。文中着重阐述了该合成器的主要部件——100兆赫模拟数字混合锁相环和1000兆赫脉冲锁相环的设计原理。     

快速高精度BPSK信号载波相位同步算法

提出了一种离散Fourier变换(DFT)和数字锁相环(DPLL)联合的二相相移键控(BPSK)信号载波相位同步算法.该算法采用平方运算和DFT对BPSK信号进行频率粗估计,通过设计数字锁相环快捕带宽,保证频率粗估计作初始频点的数字锁相环直接工作在快捕状态.数字锁相环经过约1个频率周期锁定,提供满足解调性能的精确同步载波信号.仿真表明,算法满足快速高精度载波同步要求,且避免了传统的锁频和锁相环联合算法锁定时间过长的问题.采用全数字结构,算法易于数字信号处理器(DSP)等数字芯片实现.     

超前滞后型数字锁相环LL-DPLL在FPGA／CPLD中的实现

研究超前滞后型数字锁相环的系统原理．讨论了数字信号在3个功能模块超前滞后的原理，给出了它们在FPGA／CPLD中实现的方式，为需要全数字锁相环控制的设备提供了一种可行的电路设计方案．     

基于数字锁相环控制的硅微陀螺仪驱动模态分析与实验

为了有效控制硅微陀螺仪的驱动模态,采用基于数字锁相环的相位控制方案对驱动信号振动频率进行跟踪控制.首先,分析了硅微陀螺仪驱动模态的特点,提出了一种数字锁相环控制驱动信号频率的方法;其次,阐述了基于锁相环的硅微陀螺仪驱动模态闭环控制原理,并分析了锁相环频率控制的稳定性;然后,对锁相环控制的驱动模态频率变化和跟踪情况进行了仿真,验证了驱动频率动态跟踪特性;最后,设计了一种基于锁相环的FPGA数字电路控制方案,并制作成实际电路,同时,对硅微陀螺仪驱动模态的开环谐振频率驱动和闭环频率驱动进行了对比实验.结果表明,当温度在-40～60℃内变化时,该控制方案能够保证驱动频率时刻跟踪驱动模态谐振频率的变化,且跟踪相对误差为2.5×10-5.     

基于正过零鉴相的全数字锁相环的研究

介绍了数字锁相的主要方法,对正过零鉴相TMS320LF2407的全数字锁相环进行了数学建模,得到了简化模型.其模型对数字锁相环的参数设计有着非常重要的指导意义.仿真结果证明了该数字锁相环模型的可行性、稳定性与快速性.为提高数字锁相环的准确性,给出了处理量化误差的方法.     

全数字锁相环系统的分析及优化

以TI(Texas Institute)于2003年发布的全数字锁相环为原型,在系统分析的基础上,提出了锁相环系统结构的改进方案.系统仿真结果显示改进后的结构在保证系统对稳定性、输出精度、分辨率和锁定时间要求的前提下,简化了系统结构并降低了功耗.     

一种快速位同步的VHDL实现

阐述了一种基于VHDL实现的快速位同步方案，改进了传统的超前-滞后型数字锁相环（LL-DPLL）提取位同步信息的方法，使得同步捕捉时间极大地缩短，在最坏条件下位同步捕捉时间将比传统方法快数十倍．简要地分析了该位同步实现方案的各项基本性能，并以实验测试验证了设计原理。     

一种基于FPGA的数字锁相环测速实现方法

通过锁相环路的应用介绍,说明了全数字锁相环的优点,详细讨论了如何在FPGA中利用Verilog语言VHDL语言混和实现全数字锁相测速方案和利用锁相环DPLL中,可逆计数器模值的能修改特性,来控制DPLL的跟踪补偿和锁定时间,DPLL的中心频率以及消除"纹波"的方法.     

单相锁相环基于DSP的数字实现

介绍了模拟锁相环的基本原理,基于目前普遍的数字控制系统的应用,模仿三相系统锁相环的实现方法,推导出单相锁相环的数字实现方法,并通过仿真研究验证了该实现方法的正确性。     

数字锁相倍频环的噪声分析及最佳参数选择

为解决数字锁相环的噪声分析及最佳参数选择问题，本文从理论上对数字锁相环输出相位噪声方差进行了分析，并在锁相环输出相位噪声方差最小的最佳准则下证明其最佳参数选择为ξ＝１．从而为数字锁相环的设计与调整提供了可靠的理论根据。     

用于未记录CD-R光盘的二级高精度主轴恒线速控制方法

为了解决CD-R盘片测试仪中,对未记录CD-R盘的高精度主轴恒线速控制问题,提出了一种基于数字P ID(比例积分微分)和锁相环的二级高精度主轴恒线速控制方法。该方法用从CD-R盘上读取的摆动时钟信号作为控制反馈量,结合了数字P ID的快速性和锁相环的高精度,使用数字P ID控制光盘主轴电机快速接近一倍恒线速,之后切入锁相环实现高精度恒线速控制。对二级高精度主轴恒线速控制方法进行了研究,合理选择了控制参数。仿真和实验结果表明,系统调整时间优于0.2 s,控制精度优于0.03%,完全可以满足CD-R盘片测试仪的需要。     

一种在全数字锁相环中进行振荡器增益估计的新算法

提出一种在全数字锁相环中对数控振荡器进行增益估计的新算法。此算法充分利用全数字锁相环内部的数字信息, 通过计算相位误差、频率误差和振荡器的频率控制字的变化,对数控振荡器的增益进行实时估计, 使全数字锁相环对外界环境变化的免疫程度更高。此算法适用于所有采用基于累加器结构的全数字锁相环, 而且可以在应用最广泛的二阶Ⅱ型锁相环中准确地工作。     

基于统计特性均衡准则的联合盲均衡算法

研究了一种基于统计特性均衡准则的判决引导盲均衡结构,以有效克服水声信道多径衰落的不利影响,并针对水声信道的时变多普勒特性,引入数字锁相环技术,提出了一种基于统计特性均衡准则的判决引导盲均衡,与数字锁相环相结合的联合盲均衡算法,以快速纠正信道引入的载波相位旋转,加快算法的收敛速度.仿真结果证明了该算法的有效性.     

应用于全数字锁相环的动态器件匹配与低功耗鉴相技术

提出了应用于全数字锁相环的改进的动态器件匹配技术和低功耗鉴相技术.利用低功耗鉴相技术简化了传统的全数字锁相环的鉴相原理,发明出一种新型的数字鉴相器,降低了数字电路实现的复杂性,降低了功耗;同时,本文所述的应用于全数字锁相环的动态器件匹配技术,降低了电容的工艺偏差对锁相环输出调谐曲线的不利影响,优化了锁相环的性能.该全数字锁相环采用TSMC 0.13μm CMOS工艺进行设计,仿真结果表明,本文所述的低功耗鉴相器功能正确,可使全数字锁相环正确地锁定在2.4～5.2GHz,本文所述的基于改进算法的芯片中鉴相器部分具有传统架构鉴相器53.2%的功耗与66.5%的芯片面积.测试结果表明,动态器件匹配技术使振荡器的输出调谐曲线(本文指输出频率与DCO调制字码值的曲线关系)更加接近理想情况.     

基于Simulink的数字锁相环调频器研究与设计

现代通信系统,广泛地将锁相环应用在调频和解调技术上.鉴相器、环路低通滤波器、压控振荡器构成锁相环的主体.本文运用Matlab提供的Simulink仿真平台,直观地搭建出数字锁相环调频和解调器仿真图,验证了数字锁相系统的闭环信号跟踪特性.     

一种改进的用于FPGA的快速数字锁相环电路设计

设计了一种可以用于FPGA的数字锁相环的集成电路结构.传统的快速逼近设计方法因仅采用单层次的设计架构,会面临延迟单元数目与精度的矛盾,从而需要消耗大量的逻辑资源及面积.新设计创新性地采用多层次延迟链的结构,分粗、细、微调3级逐次进行延迟补偿.近似于采用多位数(这里相当于3位八进制)代替单一位数来代表延迟大小,与传统的单层次数字锁相环技术相比大大地减少了延迟链数目及设计面积,仅相当于同样工艺和设计要求下传统数字锁相环技术延迟单元数目的1/10,及面积的1/2.该结构可实现20~200 MHz频率范围并且设计精度可达到100 ps.     

基于FPGA锁相环直流电机控制的研究

锁相环控制是直流电动机控制稳定性较高的一种控制方式．针对直流电机的控制，提出一种采用FPGA和锁相环相结合的数字控制技术．介绍了FPGA锁相环直流电机控制系统的结构和软件流程，主要分析了在FPGA中实现数字锁相环控制系统的方法和原理，讨论了二阶控制系统的形成．     

一种DPLL的FPGA实现及其特性仿真

基于VHDL语言设计了一种面向声波定位的数字锁相环。介绍了数字锁相环路主要模块的结构,利用FPGA实现了这种数字锁相环。通过理论与仿真分析的方法对其性能进行了研究,其技术参数符合声波多普勒频率偏测量要求。     

一种结合高精度TDC的快速全数字锁相环

针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号中,从而能够在检测到相位差之后的最多两个输入参考时钟周期内使相位一次性对齐,锁相时间控制在0.72μs之内;设计的上升沿检测电路能够在重构与参考信号同频时,准确地检测两者上升沿是否同时到来并给出相应的使能信号,从而在锁相时关闭时间数字转换电路,大大降低了电路的功耗;优化了多时钟多相位的时间数字转换器粗量化的计算方法,提高了粗量化速度,增大了计数器位宽,扩大了测量范围,并且量化误差控制在0.25ns之内.最后完成了整体设计的RTL级建模及仿真,结果证明,该全数字锁相环具有锁相速度快、量化精度高、稳定性好、功耗低、输出频率便于调整等特点.     

嵌入式数字锁相环的设计实现

以应急光通信系统为工程背景，设计一种基于FPGA技术的嵌入式数字锁相环．在论述数字锁相环的工作原理和功能的基础上，详细地给出了数字锁相环中数控振荡器的设计，并给出MAX＋PLUSⅡ环境下的验证结果．该锁相环采用FPGA作为核心器件，在片内实现了大多数逻辑，极大地减少了分立元件的使用，系统性能运行良好．