基于MPC8260与NP7250微码通信模块的设计与实现

文章给出了基于AMCC的NP7250、NPX5700和NPX5800交换套片的全IP交换平台的构建方案，重点介绍了在高性能的网络处理器NP7250和嵌入式微处理器MPC8260之间的微码通信模块的设计与实现的方法，微码通信模块由两个部分组成：处于用户数据面（网络处理器侧）的通信模块UCOM和控制面（主CPU侧）的通信任...     

基于FPGA的卫星导航抗干扰处理器设计

为在现场可编程门阵列（FPGA）内实现整个数字抗干扰系统的功能,需要复用片内资源,设计了一种复浮点处理器（complex floating point processing unit, CFPU）,简化了抗干扰算法在FPGA内实现的资源复用策略,使用了较少的硬件资源,解决了硬件资源紧张问题. 仿真结果表明,当求解同一方程时,CFPU和 TMS320C6713的单精度计算结果仅有微小差别,92 MHz和176 MHz的CFPU相对于200 MHz工作频率的TMS320C6713分别有53.5和78.0倍的计算速度. 室外实测抗干扰处理器有很好的抗干扰能力.      

一种异构双核系统芯片平台设计与实现

提出了一种基于CKCore RISC处理器和Spock DSP处理器的异构双核系统芯片平台(GEM-SoC).该平台通过提供可配的功能IP模块和灵活完善的软硬件架构,使得异构双核SoC设计更为准确高效.实验证明,GEM-SoC平台可以有效地加快Ogg解码应用的双核软件程序设计开发.原型芯片在37.68 MHz时钟频率时运行,即可实现实时Ogg音频解码播放,具有较好的功耗性能比.     

CPU设计：常见问题的答案

中央处理器（Central Processing Unit，CPU），作为整个计算机系统最为关键的部分，已经越来越引起业界对其设计的关注和研究兴趣。各大芯片制造商和研究机构争相推出自己的个人电脑（Personal Computer，PC）通用处理器体系结构，基于x86指令集的Intel Pentium系列和AMD Athlon系列处理器，以及基于MIPS指令集的Godson系列处理器。当今这个后PC时代，嵌入式处理器以其高性能、     

FFT处理器的高密度可编逻辑器件实现

为了提高快速离散傅立叶变换（FFT）的处理速度,研究了一种宜于高密度可编逻辑器件（CLPD）实现FFT处理器的硬件结构,并利用CPLDFLEX10K设计和实现了128点FFT单片处理器,系统的仿真表明,该处理器运算结果正确,在系统时钟频率为20MHz时,128点复数FFT处理器的计算时间小于230us。研究表明：CPLD与FFT的结合将提高FFT的处理速度,从而使FFT的应用更加广泛。     

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

基于FPGA／SOPC—Nios Ⅱ的频率计数器设计

本设计以Altera FPGA系列Cyclone EP1C6Q240器件为载体,通过SOPC技术构建嵌入式软核Nios Ⅱ处理器平台,运用VHDL语言设计计数模块,利用等精度测量技术完成对1Hz～100MHz周期信号的精度为8×10^-6的周期和频率的测量,同时采用闸门测量技术完成脉宽、占空比的测量,重点介绍了等精度计数模块与SOPC技术的设计与实现的方法．     

基于DSP的软件无线电实验系统的设计

介绍了一种基于TMS320C6713的DSP芯片，拥有2．4GHz传输频率的软件无线电实验系统。该系统由核心数字信号处理器（DSP-Digital Signal Processor）、A／D，D／A转换器、收发信机三部分组成。由于该平台核心数据处理能力最高可达2400MI／s，收发频率高达2．4GHz，因此可以仿真大多数现有的编译码和调制解调算法。特别是其灵活的设计理念给实验者提供了一个开放的实验平台。最后，文章以通用数字调制设计为例，介绍了该系统的实际应用。     

基于AD9854的多功能信号源设计

为了实现高性价比、低相噪和低杂散的数字化信号源,提出了以直接数字频率合成芯片AD9854为核心的设计方案.系统最大限度地挖掘了AD9854的潜力,将数字信号处理器、可编程逻辑器件和先进先出存储器与AD9854紧密结合,输出正弦信号的最高频率为110 MHz、谐波失真小于-30 dBc.能够完成调幅、调频和频移键控等调制功能.     

基于NiosⅡ的电子收费专用芯片验证与测试平台设计

通过NiosⅡ处理器及可编程片上系统（SOPC）,设计了一套电子收费（ETC）专用芯片的验证与测试平台．该平台采用Altera CyeloneⅡ EP2C35F672C6N现场可编程门阵列（FPGA）芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosⅡ处理器核配置相关外设．并编写NiosⅡ应用软件,完成ETC专用芯片的FPGA验证和测试．实践表明。该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本．