一种基于电磁带隙谐振结构的K波段压控振荡器(英文)

报道一种工作在K波段的压控振荡器的设计和性能。该压控振荡器采用基于pHEMT工艺的有源器件,用紧凑的边缘通孔电磁带隙谐振结构替代传统的谐振电路,实现压控振荡器的小型化。测试结果表明,该电路工作频段为22.9~25.6 GHz,在23.6 GHz的最大输出功率为10.4 dBm,且在24~25.6 GHz频段的输出功率平坦度小于1 dB。在偏离载频1 MHz处测得的压控振荡器相位噪声约为95 dBc/Hz。整体电路面积为17 mm×7.5 mm。     

X波段GaAsFET压控振荡器的计算机辅助设计

本文叙述了微波晶体管振荡器的计算机辅助设计方法。该方法利用微波晶体管的负阻特性,考虑了在点频及宽带时几种反馈电路形式,并以电抗补偿形式的变容管调谐为重点,给出了集中参数调谐的振荡器调谐回路设计,并由此制作了x波段的CaAsFET变容管压控振荡器,其实测性能与设计要求接近。     

一种抑制同步开关噪声的新型S桥电磁带隙结构

为了解决印制电路板中由同步开关噪声(simultaneous switching noise,SSN)引起的高速电路信号完整性问题,通过把传统S桥相邻单元电磁带隙结构连接线的直线改为折线并采用多缝隙的单元结构,设计了一种新型S桥电磁带隙结构(electromagnetic band gap,EBG)。利用Ansoft HFSS软件对该EBG结构进行了数据仿真,并进行了电路实物的加工与测试,仿真结果与实测结果良好吻合。在抑制深度为-30 d B时,其阻带范围为0.2~9.8 GHz,相对阻带宽度为192%,与传统S桥EBG结构相比阻带宽度增加了2.8 GHz,可以更好地抑制同步开关噪声。     

基于MOS电容的压控振荡器设计

传统的环形压控振荡器通常是利用控制电阻的方式来达到压控振荡的效果。文章利用容性耦合电流放大器作为压控振荡器的基本反馈单元,并在输出端增加MOS电容来控制振荡频率;分析了利用饱和区的MOS电容特性来实现压控的方法,并采用Smartspice软件和0.6μm CMOS工艺参数对该压控振荡器进行了模拟;结果表明,这种方法对电路的静态工作点影响很小,输出交流波形的频率稳定度高,有良好的线性调谐特性,达到了预期的效果。     

555压控变音振荡器的设计

本文在理论分析的基础上，提出了用５５５Ｔｉｍｅｒ电路构成的压控变音振荡器周期计算和电路的设计方法。实验证明，此方法正确，具有实际指导价值。     

超宽带抑制同步开关噪声的新型电磁带隙结构

为抑制现代高速电路中的同步开关噪声,给出了一种新型电磁带隙结构,可超宽带抑制同步开关噪声.利用软件对新型电磁带隙结构的阻带特性及信号完整性进行仿真分析.结果表明,与相同参数的Z型桥电磁带隙结构相比,当抑制深度为- 30 dB时,新型电磁带隙结构的同步开关噪声抑制带宽为130 MHz～10.45 GHz,相对带宽增加了5...     

由第二代电流传输器实现的RC正弦振荡器和压控振荡器

提出由单块第二代电流传输器（ＣＣⅡ）构成的ＲＣ正弦振荡器和压控振荡器．     

抑制同步开关噪声的新颖电磁带隙结构

为了抑制印刷电路板的同步开关噪声(SSN),提出了一种新型二维电磁带隙结构.基于金属折线增强相邻单位晶格间的电感,采用折线与含有缝隙的正方形金属贴片桥接构建单位晶格,实现新型电磁带隙结构设计.应用HFSS软件仿真分析电磁带隙结构,结果表明:与相同参数的L形桥接电磁带隙结构比较,抑制深度为-30 dB时,阻带带宽为0.45～5.3 GHz,相对带宽提高了约15％,阻带下限截止频率下降了150 MHz.测量结果与仿真结果吻合,能够全向抑制电源平面上的SSN,同时采用差分线对传输信号时,对信号完整性造成的影响较小.     

利用电磁带隙结构实现锥形方向图

该文采用电磁带隙(EBG)结构层覆盖的方式实现了一种锥形方向图．文中给出了微带贴片天线在覆盖电磁带隙结构前后的反射损耗和方向图特性的变化,并研究了EBG结构悬置高度的影响．实验结果证明了这种锥形方向图实现方式的有效性．     

基于PHEMT工艺的5 GHz锁相环芯片

给出了基于0.2 μm砷化镓赝晶高电子迁移率器件工艺设计的高速锁相环芯片的电路结构、性能分析与测试结果.芯片采用吉尔伯特结构的鉴相器和交叉耦合负阻差分环形压控振荡器,总面积为1.15 mm×0.75 mm.锁定时中心工作频率为4.44 GHz,锁定范围约为360 MHz,在100 kHz频偏处的单边带相位噪声约-107 dBc/Hz,经适当修改后可应用于光纤通信系统中的时钟数据恢复电路.     

新型夹层电磁带隙微带天线

研究了一种新型夹层电磁带隙(EBG)结构在微带天线中的应用.文中分析了电磁带隙结构的特性,给出了天线的设计与仿真结果及实验结果.实测表明,利用这种电磁带隙结构在低介电常数基片下可比普通矩形贴片天线的增益提高大约1.8dB,使天线增益达到9.6dB.仿真和实验结果均验证了这种结构对提高微带天线增益的有效性.     

K波段低噪声集成片上CMOS接收前端设计

基于TSMC 90nm CMOS工艺,设计实现K波段片上集成CMOS接收前端。接收前端由两级差分共源共栅结构低噪声放大器、双平衡吉尔伯特单元结构下变频混频器组成。射频输入、本振输入以及模块间采用片上巴伦进行匹配。测试结果表明,在射频输入频率23.2GHz时,转换增益为27.6dB,噪声系数为3.8dB,端口隔离性能良好,在电源电压为1.2V下,功耗为35mW,芯片面积为1.45×0.60mm2。      

新型S形EBG结构的超宽带基片集成波导带通滤波器

利用S形电磁带隙结构的阻波特性,设计了一种基于EBG结构的基片集成波导(SIW)超宽带带通滤波器.该滤波器通过将不同大小的S形结构单元蚀刻在SIW上金属面,以获得超宽带.所设计的带通滤波器工作频带范围为7.85～10.21 GHz,中心频率为9.03 GHz,相对带宽为26.14％,通带内的最大插入损耗约为1.54 dB,相比于文献[8～10]中类似EBG结构的带通滤波器,回波损耗较优,且具有结构紧凑、通带选择性好等优点.测量结果与仿真结果基本吻合,验证了该设计方法的有效性.     

一种EBG微带滤波器的设计

在分析T型低通滤波器的周期性副响应的基础上,设计出满足布喇咯公式的电磁带隙(EBG)结构的微带滤波器。经模型仿真和实测,该滤波器阻带中心频率12 GHz,阻带带宽5~6 GHz,中心的阻带深度达到了-30 dB左右,成功克服了以截止频率3 GHz的微带线T型低通滤波器的周期性的第二副响应,即4倍其截止频率为中心的第二通带。     

K波段CMOS反射负载型无源移相器

研究应用于K波段相控阵收发系统的差分反射负载型无源移相器的设计方法.基于TSMC 90 nm CMOS工艺实现了一个5 bit移相器,其反射负载由电感和变容二极管并联组成.测试结果表明,该移相器的移相误差在23~25 GHz频带内小于6°,在22~26 GHz频带内小于15°.又基于相同工艺提出了一个改进的6 bit移相器,采用品质因数相对较高的叉指电容阵列替代传统的变容二极管,通过开关控制实现电容值的改变.仿真结果表明,改进版移相器的移相误差在23~25 GHz频带内小于4°,在22~26 GHz频带内小于8°.      

K波段双通道集成CMOS发射前端芯片设计

采用TSMC 90 nm CMOS工艺,设计并实现了一款具有移相功能的K波段双通道集成发射前端芯片.该芯片主要由一个功率分配器、两组参数不同的有源移相器和功率放大器构成,同时在片上集成了用于控制移相器的数字模块.测试结果表明,在中心频点25 GHz处,两个通道的增益分别为19.1 dB和18.9 dB,输出1 dB压缩点分别为9.57 dBm和8.41 dBm,相位误差分别为1.38°和1.47°,供电电压为1.2 V,总功耗为0.32 W,芯片总面积为2.2 mm×1.25 mm.      

GHz VCO分析与设计

设计了一种用途广泛的VCO电路结构。所设计的VCO电路采用负阻差分振荡器的基本结构,主要对该电路进行了功耗分析,同时也对相位噪声、调谐范围、频率稳定性等方面进行了探讨。设计中采用电源电压为3.3 V,中心振荡频率约为2.44 GHz,21%的调谐范围,以及符合DCS-1800标准的低的相位噪声,重点是达到了较低的功耗。     

调速系统中的VCO

介绍了调速系统中三种压控振荡器的电路工作原理和参数的设定。     

不同参量的二维介质电磁带隙的反射及传输特性研究

采用有限元和Floquet定理相结合的方法,对不同参量的二维介质电磁带隙（EBG）结构的反射和传输特性进行了研究。利用EBG的周期性以较少的计算量和存储量,计算了平面波斜入射或正入射无限排列的二维介电EBG的散射特性。比较和分析了不同参数下EBG的反射和透射系数。研究结果有助于类似结构的实际设计。