基于RISC-V的IOMMU设计

在半导体技术受到管控的背景下,实现芯片的完全自主可控已成为现今半导体技术发展的重点.由于RISC-V具有开源、应用广泛的特性,研究RISC-V架构对于我国微处理器的自主可控具有重要研究意义.在微处理器系统中,由于物理资源的有限性和直接访问存储可能潜在危害, DMA访问I/O设备时将会受到诸多限制,从而影响访问性能.目前主流的方法是通过将I/O事务虚拟化,可以很好地解决这一问题.本文首次提出了一种基于RISC-V的I/O虚拟化架构,极大地加速了I/O访问进程,仅花费几个时钟周期就可快速完成I/O设备对内存的DMA请求.本设计将来可以作为IP,集成到RISC-V架构的处理器中,加速I/O设备对内存的访问.     

面向步进电机控制的RISC-V微控制器的设计与实现

为了在步进电机控制领域探索灵活的控制和设计方案,针对第五代精简指令集RISC-V架构的开源创新,设计开发了用于步进电机控制的RISC-V微控制器.在现场可编程门阵列(FPGA)中实现了处理器、存储器、总线、外设及调试接口等模块,构建了可配置的微控制器平台.通过搭建仿真调试环境以及软硬件联合测试,验证了微控制器设计的正确性.在步进电机控制系统测试中,脉冲宽度调制模块产生控制脉冲,正交编码脉冲电路检测转子位置,硬件系统正常工作并且实验的相对误差保持在千分之一量级.     

五级流水线 RISC-V 处理器软硬件协同仿真验证

针对国内 RISC-V(Reduced Instruction Set Computer-Five)处理器领域的空白以及对处理器性能的优化问 题, 将开源 3 级流水线 RISC-V 处理器 VScale 扩展为 5 级流水线处理器。 在对比 3 级流水线和 5 级流水线的差 异的基础上, 为 5 级流水线设计了冒险检测以及旁路单元, 解决了 5 级流水线的数据相关问题, 并为该处理器 编写外设(LCD1602、 UART)控制器, 最终在 FPGA(Field-Programmable Gate Array)开发板上实现了软硬件协同 仿真。 仿真结果表明, 扩展后的处理器运行正常, 且速度比扩展前的处理器快约 30%。