FFT的ASIC实现及FPGA验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(Field Programmable Gate Array)上进行原型验证。本文采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50MHz时,完成1024点FFT仅用了26.2us。     

快速傅里叶变换FFT的发展现状—纪念FFT发表30周年

傅里叶变换快速算法发展已３０年，本文综合了离散变换快速算法的发展，特别是近几年的发展，其中包括传统的基２、基４、基８、分裂基算法的发展以及多维离散傅里叶变换、多维离散余统变换、多维离散Ｗ变换的快速算法、阐述各种算法是如何将多维变换转换为一维变换的计算，并讨论了在有理数域上计算上述各种变换所需量小实数乘法的次数。     

快速傅里叶变换(FFT)与小波变换技术

快速傅里叶变换是数字信号系统中解决离散问题较有效的手段.但是傅里叶变换缺乏空间局部特性,难以确定奇异点在空间的位置及分布情况.近年来兴起的小波变换技术同时具有良好的时域和频域局部特性,因而广泛应用于图象工程、信号分析、图象压缩等领域.本文给出了 FFT 与小波变换闻的关系并对其应用原理进行了分析.     

基于FPGA的块浮点FFT的实现

在分析基-2 FFT算法的基础上,提出一种用FPGA实现FFT的方法.用块浮点机制,动态扩大数据范围,在速度和精度间得到折衷;模块化设计,易于实现更多点数的FFT运算.采用Verilog语言编程实现,在Quartus II和Modelsim平台下进行逻辑综合和时序仿真,时序分析结果与Matlab计算结果相比较验证了程序的正确性.     

基于FPGA的高速FFT处理器的设计与实现

针对高速实时信号处理的要求,提出了4096点快速傅立叶变换（FFT）处理器在现场可编程门阵列（FPGA）中的设计与实现方法。该方法采用了按频率抽取（DIF）基4算法和6级流水线结构,每级均采用FIFO存储器实现延迟功能,和四路转接器一起共同完成序列的码位抽取。为了避免数据溢出,采用块浮点结构来表示数据,节省了器件资源。实验结果表明,该方法在保证运算精度和实现复杂度的同时,提高了处理器的数据时钟频率和处理速度。     

基于CPU与GPU/OpenCL的快速傅里叶变换的实现和性能比较

采用AMD公司的Radeon HD 5870GPU与Intel公司的Corei7 940 CPU作为比较测试平台,分别用OPENCL与单线程C代码编写的一维快速傅里叶变换进行测试。测试结果表明,在GPU充分并行的情况下,其性能相对于同价位CPU单线程性能提高30倍以上,即使对于充分利用CPU所有核心的多线程性能也能提高10倍左右。     

多核CPU上快速傅里叶变换并行算法的优化

快速傅里叶变换在数字信号处理和通信领域具有广泛的应用．多核CPU日益普遍,根据FFT算法自身的并行性,灵活分解蝶形运算,通过探究并行块的分配和嵌套关系对算法加以优化,合理地分配线程实现多核CPU的并行计算,可以提高FFT的计算效率．     

快速傅立叶变换（FFT）的另一种推导方法及实现

快速傅立叶变换(FFT)改进了离散傅立叶变换(DFT)的计算过程,因其计算速度更为高效,被广泛运用于数字信号的实时处理中.本文从整数的进制表示形式阐述了基2FFT和基4FFT的原理,给出了相关推导及部分重要结论的证明.最后分别给出了迭代方程式及实现方法.相应的结论也适应于更高维的FFT变换中.     

一种基于傅里叶变换的数字音频水印仿真实现

在数字化时代,数字音频产品存在而以篡改和侵权盗版等问题,数字音频水印是信息隐藏的一个分支,是可以解决这些问题的一个途径。本文采用傅立叶变换对数字信号先进行处理,获得其频域的幅度参数,然后通过量化方法将水印嵌入其中,因为利用了部分频谱对时域信号幅度影响较小的特点实现数字水印的隐藏。该方法实现比较简单,且能得到较好的水印隐藏效果。     

快速傅里叶变换（FFT）的浮点模拟快速算法

提出了一种快速傅立叶变换（ＦＦＴ）运算的快速实现方法。利用该方法对浮点数进行模拟计算，极大地提高了ＦＦＴ的运算速度，论述了ＦＦＴ浮点模拟算法的原理，推导出了溢出控制方程及误差控制方程，计算结果表明，该算法的计算误差在１％以内。讨论了用Ｃ语言实现浮点模拟快速算法的具体方法。     

FPGA实现流水线结构的FFT处理器

针对高速实时信号处理的要求,介绍了用现场可编程逻辑阵列(FPGA)实现的一种流水线结构的FFT处理器方案.该FFT处理器能够对信号进行实时频谱分析,最高工作频率达到75 MHz.通过对采样数据进行加窗处理来减少了频谱泄漏产生的误差.为了提高FFT工作频率和节省FPGA资源,采用了由1 024点复数FFT计算2048点实数FFT的算法.此外还介绍了一种计算复数模值的近似算法.     

基于OFDM技术FFT的FPGA研究

本文对快速傅立叶变换,基本运算单元,蝶形运算的位数,8k点FFT实现,FFT模块实现IFFT等几方面阐述了基于OFDM技术的FFT的设计思路,给出了FFT实现的总体框架,并对存储器的控制,运算模块,FFT的地址,旋转因子,数据的锁存进行了硬件的设计,通过Matlab工具箱中的FFT函数进行了仿真.     

高速浮点FFT处理器的FPGA实现

介绍了一种基于FPGA的1024点自定义24位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。采用流水的方式提高了系统的处理速度,使计算与存储器读/写等操作协调一致;浮点算法使得系统具有较高的处理精度。该设计方法可以广泛应用于高速数字信号处理领域。     

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

基于FPGA和双端口RAM的DDS任意波形发生器的实现

介绍了一种基于FPGA和双端口RAM的DDS任意波形发生器的实现方法。该系统使用单片机作为主控器,完成用户接口的处理和协调控制的功能,FPGA在实现了DDS中的累加器的功能的同时也集成了单片机的外围接口电路,双口RAM的引入使得在单片机向其写入数据的同时,FPGA可进行扫描输出,加快了系统速度。同时给出了在Proteus和Matlab下的仿真结果。     

基于FPGA的基-16FFT模块的实现

阐述了采用Alter公司的StratixⅡ系列FPGA设计高速FFT处理器的实现方法及技巧;充分利用其芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了FFT运算;整个设计采用流水与并行方式尽量避免“瓶颈”的出现,提高系统时钟频率,达到高速处理;实验表明,此处理器既有专用ASIC电路的快速性,又有DSP器件灵活性的特点,适合用于高速数字信号处理。     

基于FFT的直扩系统中窄带干扰抑制技术研究与实现

针对直接序列扩频系统中窄带干扰问题,介绍了基于FFT的干扰抑制算法.根据直接序列扩频信号与窄带干扰信号在频域能量分布不同这一特性,利用快速傅立叶变换实现窄带干扰信号的实时检测和抑制.采用VHDL硬件描述语言对算法进行基于FPGA实现的可综合的描述.最后在硬件测试平台上进行性能测试,结果表明设计能有效抑制直接序列扩频系统中的窄带干扰.