一种新的H.264/AVC标量量化并行VLSI结构(英文)

针对H.264视频编码标准关键技术52级标量量化的VLSI实现中,综合考虑速度和面积因素,传统结不适用H.264在高速高并行编码应用中的实时要求,通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法,有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能,当级数为2时,其块处理速率可以达到121.6 MHz ,能够满足4096×2304 @120 Hz视频的实时处理要求。该结构在面积和功耗方面较传统结构也有较大的改进,采用SMIC 0.13μm工艺单元库,综合时钟频率设为100 MHz时,等效门和功耗分别节省了38 %和30 %。     

一种适用无线视频通讯低复杂度H.264 VBSME VLSI结构(英文)

针对无线视频通讯H.264编码器关键技术VBSME VLSI实现,提出了一种低复杂度结构,该结构由宏块输入缓存器,17×16蛇形扫描寄存器阵列,8×8PE阵列,4×4SAD加法树和四步可变块运动矢量生成器组成。在有效保持所有的H.264宏块特性的基础上,相对于宏块级的VBSME结构,通过采用新提出的四步可变块运动矢量生成器和双时钟频率调谐技术,主要的数据通道宽度缩减到25%,硬件代价缩减到37%,关键路径延时由9.8ns减少到8.2ns,功耗约降低了50.3%。     

一种适用无线视频通讯低复杂度H.264 VBSME VLSI结构

针对无线视频通讯H.264编码器关键技术VBSME VLSI实现,提出了一种低复杂度结构,该结构由宏块输入缓存器,17×16 蛇形扫描寄存器阵列, 8×8 PE阵列,4×4 SAD加法树和四步可变块运动矢量生成器组成。在有效保持所有的H.264宏块特性的基础上,相对于宏块级的VBSME结构,通过采用新提出的四步可变块运动矢量生成器和双时钟频率调谐技术,主要的数据通道宽度缩减到25%, 硬件代价缩减到37％,关键路径延时由9.8?ns减少到8.2?ns,功耗约降低了50.3％。     

基于CUDA的H.264/AVC视频编码的设计与实现

为了提高编码速率,将视频编码中计算量较大的运动估计和离散余弦变换(DCT)系数计算移植到图像处理器(GPU)上处理.根据H.264/AVC的编码要求和处理器的并行结构,提出了一种并行处理方法,并利用统一计算设备架构(CUDA)的计算平台,实现了H.264/AVC中的运动估计和DCT变换系数的计算.实验表明:在GPU上采用并行计算方法可较大程度地提高视频编码速度.     

适用于H.264标准的变长分组VLD结构

在新一代视频压缩编码标准H.264中,亮度和色度的残差数据采用了自适应变长编码的方法.根据CAVLC熵编码的特点,提出了一种根据码表的前导零个数进行变长分组的优化VLD结构,并在此基础上设计了CAVLC硬件解码器.基于上述方法实现的CAVLC硬件结构通过了RTL级仿真和综合,并在Spartan3 XC3S2000的FPGA平台上进行了验证,在133 MHz工作频率下可以满足H.264标准Baseline档次30帧/s分辨率为352×288标准视频序列的实时解码.     

STC相关矢量量化图像编码算法的VLSI结构

STC(Switch—Tree Coding)相关矢量量化图像编码系统是在传统的矢量量化的基础上，根据相邻图像块空间相关性的继承性，运用STC编码算法对矢量量化后输出的码字地址进行空间相关继承编码，在不引入任何额外的编码失真的情况下，图像平均比特率可达到0．32bit／pixel。将STC编码算法用VLSI实现后嵌入到已有的矢量量化VLSI结构中，在不降低硬件速度的前提下，提高了图像的压缩率和信道的利用率。模拟与验证结果表明，该结构可以获得约66MPixel／s的数据处理速度，能够满足图像实时传输的需要。     

一种H.264残差系数修剪算法

针对H.264残差系数编码中位置信息占用码率较多这一问题,提出了一种H.264残差系数修剪算法.该算法首先对视频序列进行预测、变换、量化以及扫描,然后对扫描后获得的残差系数进行线性分组,并采用率失真优化准则对残差系数分组进行修减,再在给定量化步长范围内计算每一个宏块在不同量化步长下的修剪结果,最后将率失真代价最小时对应的修剪剩余残差系数编码输出.实验结果表明,与H.264残差系数编码算法相比,该算法在相同码率下的峰值信噪比最多可以提高0.9dB,在相同信噪比下最多可以节省17%的码率.该算法没有改变H.264的码流结构,与标准兼容.     

南京市水务局视频会议系统升级改造设计与应用

为适应南京水务局的统一规划要求,满足南京水务局指挥中心控制系统信息化建设需要,拟在指挥中心建设一套具有多功能会商、测控指挥调度、日常监控等主要功能的视频会议系统。视频会议系统采用星型组网结构,整个系统基于标准的H.323架构,是一个开放的系统,视频协议采用业界最通行的H.263编码和H.264/H.264HP编码,可达到高清晰视频效果并向下兼容4CIF与CIF。     

联网监控图像转码平台技术实现

针对当前高速公路联网视频监控中,多种异构图像兼容的瓶颈,设计了基于H.264转码的联网视频监控平台.H.264编码在相同画质下带宽只需要MPEG2编码的1/5,MPEG4编码的1/2.虽然H.264较之传统的编码格式效率高出很多,但后者使用广泛,短期之内无法将其全部取代,而且低带宽所带来的是编码和解码复杂度的提高,传统编码格式与H.264格式的共存和传统编码格式向H.264格式的转码便成为问题的关键.传统编码格式到H.264转码算法可分为级联像素域转码和DCT域转码,级联像素域转码是将出入图像解码至像素域后进行重新编码,转码前后图像编码方式差别较大时,适合采用此算法 DCT域转码是对输入图像进行部分解码,获取其运动矢量,宏块类型等参数后进行宏块编码类型映射,压缩域运动补偿等进而完成转码,转码前后图像编码方式相类似时,适合采用DCT域转码.联网监控平台中转码服务器由接收模块,管理控制模块,核心转码模块和网络发送模块构成,采用DCT域转码算法对输入图像进行转码,转码后数据封装为IP包发送.转码平台测试实验使用的视频采集自江苏省宁连,宁通,通启高速公路视频监控系统,采用DELL490服务器,CPU：IntelCore2 Q6600（1.86GHz）四核,内存：DDR2 667 1GB,结果表明,在25帧/秒条件下,可以同时完成16路CIF或4路D1视频的转码,平台运行至今,工作稳定,图像清晰,实现了区域监控视频的联网.     

一种基于快速重编码的H.264/AVC压缩域信息隐藏方案

在H.264/AVC格式的视频码流中进行数据隐藏很容易造成误差扩散,从而加剧画面失真,而改善误差扩散通常需要引入新的计算.为了能够在低复杂运算的前提下尽量减小因数据嵌入而造成的画面失真,提出了基于快速重编码的数据隐写方法.该方法使用视频中已有的预测信息对视频重新进行编码,然后在编码过程中将隐秘数据嵌入I帧的4×4块中.实验表明,该方法能够在尽可能保留视频质量的前提下在已编码的H.264/AVC视频中嵌入大量的隐秘数据,而又不至于引起码流大小的剧增.另外,针对以往算法在固定位置的系数上进行数据嵌入的做法,提出了一种通过修改几个量化系数绝对和的奇偶性来进行数据嵌入的新方案,极大提高了嵌入数据的隐蔽性和安全性.     

H.264/AVC编码器中运动估计的低代价VLSI实现

通过对运动估计算法进行优化, 提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度, 实现具有低硬件代价和存储访问的快速运动估计。该设计在SMIC 130 nm工艺下综合, 时钟频率可达到167 MHz, 消耗181.7 K逻辑门和13.8 KB存储, 相比同类设计具有更高的硬件效率。该设计集成在一个H.264/AVC编码器中进行FPGA原型验证和VLSI实现。 SMIC 65 nm工艺下, 整个芯片面积为1.74 mm×1.74 mm, 工作频率为350 MHz, 可以支持实时高清(1080P@60fps)编码。     

Mode decision for H.264 down-scaling video transcoding

0 IntroductionBecause of the heterogeneous structure of today’snetwork,video compressedin one application may not besuitable for another application unless transcoding isadopted. For example , more and more portable deviceshave become capable of accessingthe Internet .Adistinctproperty of these devicesistheir small sizes .As a result ,the resolutions of these devices are usually low. Whenthese devices receive a highresolution video,it can’t becorrectly displayed. Astraightforward approach …     

基于H.264的P帧模式选择算法的优化

为减少H.264中P帧模式选择的时间,提出一种优化算法.将视频序列分为背景区域和活动区域来处理,同时采用7种模块中的16×16,16×8,8×16,8×8以及4×4的模块.实验结果表明,该算法可以显著减少编码时间,提高编码效率.     

基于H.264码率控制帧内估计算法的研究

提出一种新的H.264速率控制的内部率估算方法.这种方法通过使用图像灰度的计算方法建立I帧的R-Q(Rate-Quantization)模型,能够准确的选择出内部编码帧的量化参数.实验结果表明,通过使用我们提出的方法能更好地进行I帧码率控制.     

基于MPEG-x与H.26x标准方案的H.264新技术的实现分析

研究基于MPEG-4与H．263视频图像压缩编码标准方案，分析讨论了H．264的多参考帧块运动估算、小波变换、小波系数的量化和编码、亚像素快速搜索算法等新技术的实现演变发展。以适应现有复杂多变的网络条件，解决网络带宽瓶颈，提高视频图像编码算法的压缩效率。     

分像素插值算法的VLSI实现

针对H.264/AVC标准中分像素插值运算复杂度高和存储访问量大的问题, 提出新的分像素插值算法。该算法采用易于硬件实现的4阶滤波器取代6阶滤波器进行分像素插值; 基于算法给出了一种1/4像素精度的8×8 块插补流水线结构。经性能分析和滤波器结构比较表明, 该结构在一个时钟内可以完成32个1/2像素位置的插值运算, 可应用于所有大小块, 且有面积小, 速度快的特点。实验结果表明, 与H.264标准相比, 该算法可以降低15%的空间复杂度, 提高了峰值信噪比, 降低了比特率, 提高了编码性能。     

基于x264架构的xAVS全Ⅰ帧编码器的设计

根据AVS-P2(文中简写为AVS)标准,参考x264编码器的基本架构和主要函数接口实现了xAVS全Ⅰ帧编码器的设计。简要分析了选取x264编码器架构的原因,比较了AVS与H.264/AVC(简写为H.264)编码标准在全Ⅰ帧编码方面的不同与特点,介绍了xAVS全Ⅰ帧编码器设计的重点,与rm52j在相同条件下的实验结果进行了对比,看出本设计是成功的。     

基于统计特性的H.264/AVC帧间快速模式判决算法

鉴于H.264宏块的可变尺寸划分模式虽提高了编码效率,但也加大了计算复杂度.针对降低编码复杂度的问题,提出了一种基于统计特性的帧间模式选择快速算法.该算法利用最佳模式分布规律和率失真值的统计特性,通过比较适当的阈值提前中止策略以减少不必要的计算量.通过实验表明:该算法平均减少总编码时间30%左右,而且性能损失控制在可以忽略的范围之内.