局部流水FFT处理器地址产生和系数存储负载的设计

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构。针对局部流水 FFT处理器,主要推导了基于基16 FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析。为有效解决局部流水结构 FFT处理器的数据流控制问题提供参考。     

局部流水FFT处理器地址产生和系数存储负载的设计（英文）

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构.针对局部流水FFT处理器,主要推导了基于基16FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析.为有效解决局部流水结构FFT处理器的数据流控制问题提供参考.     

基于FPGA的8K点FFT的设计与实现

采用4K点复数FFT实现8K实数点FFT;数据存储单元采用双口乒乓RAM结构;采用级联结构流水线的设计方式,基4蝶形结构完成前6级的运算,双基2蝶形结构完成最后一级运算;使用块浮点溢出检测.实验结果表明,在时钟周期为8.74ns的正常状态下,采用FFT处理器实现8K实数点FFT仅需要35.799μs,达到了高速运算的目的.     

FFT处理器的高密度可编逻辑器件实现

为了提高快速离散傅立叶变换（FFT）的处理速度,研究了一种宜于高密度可编逻辑器件（CLPD）实现FFT处理器的硬件结构,并利用CPLDFLEX10K设计和实现了128点FFT单片处理器,系统的仿真表明,该处理器运算结果正确,在系统时钟频率为20MHz时,128点复数FFT处理器的计算时间小于230us。研究表明：CPLD与FFT的结合将提高FFT的处理速度,从而使FFT的应用更加广泛。     

一种FFT处理器的地址生成算法

通过对8点基2按时间抽取-快速傅里叶变换(DIT-FFT)、按频率抽取-快速傅里叶变换DIF-FFT流图的分析,总结出连续参加蝶形单元运算结点数据和旋转因子的地址产生规律.提出一种基2 FFT处理器中结点数据地址和旋转因子地址快速生成算法.该算法只需通过对几个相关寄存器进行移位操作,即可快速生成蝶形运算单元结点数据和旋转因子的地址.     

FFT重叠相加抗窄带干扰的算法研究

直序扩频通信系统中的抗窄带干扰算法研究一直是众多学者的热门研究课题。文章采用了一种改进的重叠FFT频域干扰抑制算法,该算法能实现信号的完美重构。理论证明该算法能有效克服FFT采用数据加窗引起的扩频信号失真及误码率恶化。仿真结果也验证了该算法的有效性。     

一种高速2-D滑动FFT的设计实现

文章介绍了采用2-D快速傅里叶变换(fast Fourier transform, FFT)算法的滑动窗FFT的基本特性原理和硬件实现过程,完成了窗长256点、步长16点的2-D滑动窗FFT的专用集成电路(application specific integrated circuit, ASIC)设计。传统FFT算法受序列完整性的制约,时滞较大,无法满足某些高实时性信号分析领域的处理速度要求。该文采用滑动FFT算法,克服了传统FFT对序列完整性的依赖,设计的滑动FFT处理器使用2-D FFT压缩新序列计算时间,以基16蝶形运算器为核心,采用系数复用和高基Booth方法优化系数编码技术压缩乘法器的数量,减少电路面积。所设计的2-D滑动FFT完成单次滑动窗长的计算时间比传统算法节约了16.1%,变换结果与MATLAB的运算结果相比,信噪比(signal-to-noise ratio, SNR)大于130 dB。在TSMC 28 nm的工艺下,工作主频为600 MHz,面积为1 980μm×2 060μm。     

基于单片机和FFT法的高性价比失真度测仪

本文并讨论了当前对正弦信号失真度的主要方法(模拟法,曲线拟合法和FFT法)的优点和局限性,分析了失真度测量技术的难点和技术状况;提出了一种基于单片机(C8051F)和FFT(Fast Fourier Transform)算法的正弦信号失真度测量仪的高性价比设计方案,实现以较低的成本对正弦波信号失真度的精确可靠评价。     

基-4FFT处理器的优化设计与应用

快速傅里叶变换(fast Fourier transform, FFT)因其高效而广泛应用于信号处理系统。文章通过分析按时间抽取的基-4FFT算法,针对1 024点设计了一款5级流水线型FFT处理器。在处理器结构中每级内采用蝶形运算单元的分时复用方法降低了硬件资源消耗;在5级连接结构设计中采用流水线技术提高算法处理速度。该处理器采用现场可编程逻辑门阵列(field programmable gate array, FPGA)进行验证,结果表明,在50 MHz的条件下,11.9μs即可完成1 024点运算,通过光电容积脉搏波检测应用验证了其正确性。     

一种快速FFT处理器的地址生成方法

研究一种适用于VLSI设计的高速、低功耗快速傅里叶变换(FFT)处理器中操作数与旋转因子的地址快速生成方法.通过引入r进制数(r＝2,4,8,...)的概念对离散傅里叶变换(DFT)算法进行重新推导,并利用r进制数的运算规则得出了一种新的基r数的固定点与可变点长Cooley-Tukey FFT算法的地址快速生成方法.该方法还进一步减少了旋转因子的读取次数,并对可变点长FFT处理器中旋转因子的存储容量进行了压缩.     

基于FPGA架构的可变点FFT处理器设计与实现

通过对传统的基-4快速Fourier变换(FFT)算法进行优化, 降低基 4算法的复杂度, 使其具有基-2算法的蝶形结构. 采用优化后的基-4/2混合基算法及流水线基-2²单路延时反馈(R2²SDF)结构设计可变点FFT处理器, 并对输出结果进行功能和信号仿真验证. 结果表明, 该处理器的有效性和执行效率均表现良好.     

间谐波检测的FFT算法改进和DSP实现

提出一种快速傅里叶变换(FFT)的改进算法,该算法利用FFT的衰减特性,只需要对FFT算法做简单的变换,就可以有效地消除频谱泄漏分量,实现非整数次谐波的精确检测,克服了传统FFT的缺陷. 该算法与加窗体FFT相比,具有相近的特性,在算法构造方面又比加窗体FFT算法更简单,因此该算法更加适合应用于存储资源有限的微处理器上. 为证明该算法应用于微处理器的方便性,设计了一套基于数字信号处理(DSP)的谐波检测装置,并对该算法进行了验证.