一种新型FPGA逻辑单元结构的装箱工具

结合实际电路中各输出具有输入共享的特点,提出了一种新型逻辑单元结构及其装箱(packing)工具.该工具充分利用新型FPGA逻辑单元的层次化特征,减少实现电路所需的逻辑单元的个数.实验表明,新型逻辑单元结构及其装箱工具可减少12%的基本逻辑单元使用个数.     

Radix-8复数除法器的设计与实现

设计了一种高性能、低功耗的Radix-8时序复数除法器.该复数除法器采用了逐位递归算法和操作数预变换技术,并在传统结构的基础上,选用冗余形式保留预校正变量,节省了超长进位加法器的使用,缩短了关键路径的延时.设计还通过实部和虚部商位的合并以及基于6输入查找表结构的硬件优化,提高了乘加逻辑单元的资源利用率.Stratix-Ⅱ型现场可编程逻辑器件仿真验证表明,与使用超长进位加法器的传统结构相比,所设计的复数除法器的速度提高了44%,硬件资源减少了31%.     

基于软件技术的组合逻辑电路模型分析与实现研究

依据现代可编程逻辑器件的设计要求,借助于信息技术软件平台,运用三个非门、四个与门和一个或门等门元件对实现数据选择器组合逻辑功能电路进行了详实的设计及仿真研究.并下载到Spartan系列的Spartan-3e芯片进行验证,达到了预期目的,实验表明该设计的正确性.     

水下作业机械手根关节行程限位电路的设计

研制了采用液压驱动的水下作业灵巧手,3个手指在一个液压马达驱动下,同时张开或收拢.为了限定3个手指跟关节的运动范围,需要设计3个手指行程限位控制电路.从液压马达正反转、内外侧行程限位开关等输入信号入手,依据手指运动规律,列出4个输入信号和两个输出信号间关系的真值表,推导出输入和输出信号问逻辑表达式,并在此基础上设计出行程限位电路.为了便于修改电路的逻辑功能,减少电路板上集成电路数量,控制电路的逻辑运算功能借助可编程逻辑电路实现.     

矩形电压加在简单电路上普遍原理及过渡历程和它的应用

绪言: 脉衡和波形变化技术中,常将某种电压波加在简单或复杂的电路里;由于电路的特性等关系,电路的输出电压波可能与输入的电压波的波形完全不同。本文只研讨矩形电压加在许多简单电路里所得的输出电压波形。其中最简单的是将短形电压加在RC串联电路上,由于电路的时间常数与输入电压波之周期的比值不同,在输出端可产生各种波形;若电路的时间常数比输入电压的周期小很多,只当输入电压变化时电路有电流,电     

超长指令字DSP处理器的共享寄存器堆设计

共享数据寄存器堆设计是超长指令字DSP处理器实现的难点.它的访问延时成为处理器的关键延时之一.在一高性能超长指令字DSP处理器的设计中,通过对传统单周期读写寄存器堆的设计方案进行深入的分析和研究,优化关键路径,设计出双周期读写结构的寄存器堆.通过电路实现比较后证实,双周期方案在减少27%访问时间的同时减少23%的面积.     

CMOS门电路的功率与数据相关性

为了研究电路实现形式对密码芯片抗“功耗分析攻击”能力的影响,考察了CMOS门电路的交流馈通对电源电流的影响,输入组合对电路充放电网络的影响以及静态电流的数据相关性。对静态逻辑、N/P型动态逻辑和差分Domi-no逻辑的这3种信息泄漏机制进行了具体分析,并对这4种逻辑的2输入与门和或门进行了仿真。静态电路和普通动态电路不同输入变化对应的电流曲线间的最大差值都大于60μA,而差分Domino电路的所有电流曲线之差小于2μA。结果表明:采用N型Domino逻辑,并使数据输入只在时钟为高时有效,相对于其他逻辑功耗信息泄漏要小。     

基于CVSL结构的组合逻辑选择性加固方案

随着集成电路工艺进入微纳尺度,组合逻辑电路的软错误率不断增加,电路的可靠性受到严重威胁。传统的逻辑门加固结构通常会带来较大的面积开销。文章采用具有鲁棒容错性能的级联电压开关逻辑(cascade voltage switch logic,简称CVSL)门单元,提出"CVSL门对"结构对电路输出端进行选择性加固,以较小面积开销实现电路容错性能的大幅提升。Hspice仿真实验表明"CVSL门对"结构具有良好的容忍故障脉冲性能。ISCAS-89基准电路实验结果表明,被加固电路软错误防护率达90%以上,仅带来12.54%的面积开销,比CWSP单元加固法节省46.57%,比三模冗余结构加固法节省91.78%。     

用FPGA实现高频时钟的分频和多路输出

FPGA(现场可编程逻辑门阵列)内部集成了四个全数字片内延时锁定环电路(Delay—Locked Loop，编写为DLL)，利用它能够实现对芯片输入时钟的零延时输出和时钟倍频，分频以及镜像操作等多种控制功能。本就是用DLL的功能来实现对64MHz的高频时钟的分频和多路输出。     

一种基于四NOMS管升/降压DC-DC转换器的设计

为提高电池能量的利用率,减小芯片体积,外围电路简易,设计了一种集成四NMOS功率管的升降压DC-DC转换器。该电路根据输入与输出电压的关系和负载大小,采用不同的工作模式,利用充电泵电路完成高端功率管驱动及延时检测实现短路保护,并在0.5BCD工艺下完成。通过仿真验证了该系统的可行性,转换效率可达、以及宽输入范围下提供稳定的输出电压。     

概率逻辑中的命题相关性与逻辑运算

原子命题是数理逻辑研究的基本单位. 分析了原子命题的相关性与逻辑运算之间的关系. 在经典二值逻辑中,命题逻辑运算结果的真值只与参与运算的命题的真值有关,而与命题的具体内容无关;在概率逻辑中,命题逻辑运算由命题的关系决定,真值相同的不同命题,逻辑运算结果不一定相同. 定义了与经典二值逻辑相容的蕴涵联结词,克服了条件概率不能用于推理的缺点.     

浅析逻辑学与知识组织

从逻辑学角度出发对知识组织进行了分析,揭示了知识组织是如何运用逻辑学理论进行研究和发展的。     

文化产业兴起与发展的内在规律

文化产业的兴起和发展是产业逻辑、需求逻辑和技术逻辑综合作用的结果。文化产业作为高端服务业是产业自身演进的产物,其动力机制是经济社会发展与需求结构升级的相互作用。“机械复制技术”催生了文化产业,文化产业随着以“机械复制技术”为特征的传播技术的发展而不断升级并向传统产业渗透,文化产业业态不断创新。在经济全球化与国际文化产业的互动发展的背景下,文化产业必将成为21世纪的主导型产业。     

门和功能级混合的逻辑模拟系统GFLS1

ＧＦＬＳ１是门和功能级混合的逻辑模拟系统，它允许门或功能块作为被模拟电路的基本单元。ＧＦＬＳ１的主要特点是：提供了一个便于使用的描述语言；使用表驱动和选择追踪算法；既可对已有的逻辑电路作正确性检查，负载检查和各种条件检查，也可支持自上而下的逻辑设计。     

英语篇章写作中线式结构与螺旋结构的对比分析

英语篇章写作是英语学习过程中的的重要技能,并受到学习者的关注。通过对汉英语篇逻辑模式的对比分析,可以发现汉语和英语语篇在不同程度上分别受到了线式和螺旋推理逻辑的影响,同时也体现了中国文化取向模式与英美文化取向模式的共存。     

对半符号逻辑的思考——从教育的观点看

半符号逻辑是一种新的逻辑分支,它试图突破传统和现代逻辑的局限性,建立一种既严格又易于掌握的逻辑体系。本文从逻辑教育的角度对其本身提出质疑,认为它并不有益于逻辑的研究和教学。     

基于三值语义的非单调逻辑

本文给出一种三值非单调逻辑形式，它一方面可推广标准非单调逻辑到三值情形，另一方面它能捕捉各种非单调逻辑作为特殊形式，特别地，我们证明了三值非单调逻辑与模态非单调逻辑具有密切的关系．     

低功耗异或同或电路的设计研究

提出了2种传输管实现的新型低功耗异或门结构,UPPL（Unsymmetrical Push Pull Pass Transistor Logic）结构和CPPL（Complementary Push Pull Pass Transistor Logic）结构,两者均为非互补输入,互补输出,都能够同时产生异或和同或信号,且输出为全摆幅电压。对新结构在0.18μm工艺1.8V电压下进行了hspice仿真,与已有同类电路在速度、功耗和功耗延迟乘积方面进行了比较。UPPL结构和CPPL结构与2003年Mohamed Elgamel提出的最新设计相比,空负载时,功耗延迟乘积项分别有61.0％和58.4％的降低;扇出为3时,分别有25.3％和45.3％的降低。     

篇章分析与逻辑学中“逻辑”含义的比较

篇章分析中的“逻辑”连接与逻辑学当中的“逻辑”一词意义不同,认清逻辑一词的意义对于篇章语言学的研究具有深刻意义。     

模糊知识体系逻辑扩展能力评价模型研究

以真度测度区间的兼容性和推理结果的逻辑语义一致性为评价指标，在模糊逻辑知识体系和二值逻辑知识体系间严格定义了一种模糊知识体系逻辑扩展能力评价模型，并给出对典型加权模糊逻辑的详细评测过程，这个模糊知识体系的逻辑扩展能力评价模型，可对各领域模糊知识体系对二值逻辑知识体系扩展的合理性程度进行评测。