直接序列扩频通信系统同步技术的研究

扩频码的捕获和跟踪，是DS/SS系统正常工作的前提条件。由于无线信道的载波偏移、多普勒效应以及收发信机的相对移动等特性引发了同步的不确定性，接收机要对信息进行解调，就必须解决精确的码同步技术问题。作者在分析比较两种典型的同步实现方案的基础上提出了改进方法。理论分析可知，串并捕获方案可克服并行捕获硬件复杂度高、串行捕获时间长的缺点；计算机仿真结果表明，平衡式BPSK匹配滤波器不采用跟踪支路就可实现伪码精确同步。     

直接序列扩频通信系统同步技术的研究

扩频码的捕获和跟踪,是DS/SS系统正常工作的前提条件。由于无线信道的载波偏移、多普勒效应以及收发信机的相对移动等特性引发了同步的不确定性,接收机要对信息进行解调,就必须解决精确的码同步技术问题。作者在分析比较两种典型的同步实现方案的基础上提出了改进方法。理论分析可知,串并捕获方案可克服并行捕获硬件复杂度高、串行捕获时间长的缺点;计算机仿真结果表明,平衡式BPSK匹配滤波器不采用跟踪支路就可实现伪码精确同步。     

直序扩频系统的PN码同步方法研究

针对直序扩频（DSSS）系统中,需精确伪码（PN码）同步这一难题,给出了一个解决方案,并对其进行了仿真及结果分析,证明该方案很好地解决了扩频通信中的精确伪码同步问题。     

扩频系统中的数字化技术

提出数字可编程直接序列扩频通信系统的设计方案 ,该系统由发送、接收及控制寄存器三部分电路组成 ,用目前的硬件技术可以实现 ,具有很高的实用价值。着重研究了基于数字匹配滤波器进行 PN码捕获的方法 ,推导了其检测和虚警概率 ,为进一步研究数字匹配滤波器捕获性能提供了理论依据     

扩频系统中的数字化技术

提出数字可编程直接序列扩频通信系统的设计方案,该系统由发送,接收及控制寄存器三部分电路组成,用目前的硬件技术可以实现,具有很高的实用价值.着重研究了基球队数字匹配滤波器进行PN码捕获的方法,推导了其检测和虚警概率,为进一步研究数字匹配滤波器捕获性能提供了理论依据.     

基于FPGA的扩频通信中伪随机序列跳码技术的实现

本文实现用跳码序列来代替传统的单一静态伪码序列来进行扩频通信。通过改变序列发生器的初始化状态,以及在传输过程中时刻改变序列发生器的反馈方式来产生抗干扰性强、具有高速的跳码伪随机序列。本方法基于FPGA来实现产生以Gold序列为基础的跳码序列,产生的跳码序列可以应用在S-CDMA、OCHM以及跳码/跳频通信系统中,实验结果表明应用此方法产生的跳码序列具有更好的通信性能。     

基于FFT的P码捕获技术及FPGA实现

根据GPS P码的特性,提出了基于FFT的P码快速捕获方法。基于FPGA技术,介绍了P码快速捕获算法的硬件实现。根据算法原理以及系统特性,分析了捕获时间。测试结果表明,此系统能正确捕获GPS P码,且耗时较短,具有较好的灵活性和可扩展性。     

扩频通信系统中扩频码并/串快速捕获的数字化实现

首先分析了数字匹配滤波器捕获法和滑动相关捕获法的工作原理和各自的优缺点，进而提出了一种新的扩频码捕获方法——并／串结合的快速捕获方法．对此方法的平均捕获时间同滑动相关法的平均捕获时间做了详细的比较和仿真验证，并给出了基于VHDL的并／串结合的快速捕获实现方案．实验结果表明，此扩频码并／串快速捕获法可编程性强，易于FPGA／CPLD芯片实现，为扩频通信系统快速码捕获的集成电路设计提出了新的思路。     

CDMA系统中长PN码的捕获

在使用长ＰＮ码的ＣＤＭＡ系统中，如何缩短ＰＮ码的捕获时间是一个重要的课题，它在很大程度上决定了系统的可用性。提出了一种长ＰＮ码的捕获协议，并对捕获时间进行了分析。     

直接序列扩频信号快速捕获

提出一种新的基于频域并行搜捕法的改进型快捕电路结构.该结构利用设计复用技术实现FFT单元和IFFT单元的复用;通过软件计算本地伪码FFT,并将其结果存储在ROM中,使硬件规模大幅减少;采用并行设计提高系统的运算速度;采用块浮点算法提高动态范围和运算精度.整个快捕电路由一块FPGA XC2V3000-5实现,工作时钟为29 ns,精度为1/4码片情况下,伪码捕获仅需4.145 ms.仿真和测试结果验证了设计的正确性.     

非等量采样伪码跟踪环建模分析

针对基带非等量采样伪码跟踪环参数优化设计问题,给出了非等量采样伪码跟踪环的MATLAB建模方法与部分代码。结合1 023 chip平衡Gold码延迟抖动跟踪环路模型与归一化点积功率型鉴相算法,给出了非等量伪码采样实现与环路仿真流程。同时,给出其环路滤波器误差输出曲线和环路再生伪码与接收信号中伪码的互相关函数曲线。仿真结果表明:在相同激励信号条件下,当采样频率小于4倍伪码速率时,该采样频率大约在2 k Hz的变化范围内,环路的伪码互相关函数曲线仍具有较好的对称性能。     

基于STEL-2000A芯片的直接序列扩频收发系统

介绍了全数字式直接序列扩频芯片STEL2000A的主要性能和用法,并以STEL2000A芯片为核心,辅以A/D、D/A、智能控制器等若干外围器件,构成了一个适合野战环境的扩频收发系统实例,包括系统参数选择、硬件设计和软件设计3部分,硬件部分着重STEL2000A的接口设计,软件部分着重STEL2000A内部编程,最后给出了系统调试结果.     

零中频DSSS数字接收机基带算法研究

介绍了一种零中频DSSS(直接序列扩频)数字接收机的基带算法方案．给出了PN码捕获及跟踪、载波解调和自动频率控制算法,最后给出系统性能仿真分析．该方案具有较强抗噪声能力,算法复杂度低,基带数字信号处理部分仅用一片APEX20KE就可完成．     

双序列伪随机码扩频方法的研究

在直接序列伪随机码扩频通信的理论基础上,提出了一种新的伪码扩频方法——双序列伪随机码扩频方法．它与传统的直接序列扩方法相比,具有设备成本低,易实现,可靠性更高等特点．它对于扩频通信技术的推广应用具有较高的实用价值．     

BOC调制长码扩频信号的组合码盲估计*

针对BOC长码扩频信号的盲估计问题,本文提出了一种酉矩阵变换方法对组合码(扩频序列和副载波序列的组合)进行估计。该方法可以消除矩阵与信号子空间的相位模糊关系,首先将将信息序列与组合码序列的长码直扩模型建模于虚拟多用户模型,然后计算信号的自相关矩阵,并通过搜索该矩阵Frobenius范数最大值的位置来确定接收信号的失步点,然后将接收信号连续采样,按组合码周期将信号分段,对各个分段进行自相关运算,对得到的自相关矩阵进行累加平均后,进行矩阵分解,最后利用酉矩阵变换方法确定信号子空间与特征向量的关系,得到出各个信息位对应的组合码部分,对各个部分的组合码进行结合可以得出完整的组合码序列。仿真分析表明,该方法能够在较低的信噪比下达到较精确的估计性能。     

非合作直扩信号伪码及信息序列联合盲估计

研究了短码直接序列扩频信号扩频序列及信息序列联合盲估计问题。在已知码片速率和扩频码周期的前提下,对接收信号以2倍伪码周期进行分段构造信号矩阵,然后对其进行奇异值分解,对最大和次大左奇异向量进行线性变换,得到信息序列;利用自相关函数从最大和次大右奇异向量中得到扩频码序列。该算法在失步时间未知的情况下能够同时估计出伪码序列及信息码序列,避免了传统特征值分解盲估计算法利用2个矢量空间组合扩频序列时存在的相位模糊问题。同时,在引入了矩阵的线性变换后,避免了不同时延估计结果存在模糊的问题,提高了盲估计性能。通过理论分析和计算机仿真结果表明：该算法能够有效估计扩频序列,并且具有精确度高、性能不受时延大小影响等优点。     

扩频通信中多个宽带Chirp干扰的识别与抑制

根据宽带Chirp干扰信号在与其调频斜率一致的分数阶傅里叶变换域呈现冲激函数特征,对接收的信号进行连续阶数的分数阶傅里叶变换,在适当的阈值下搜索并剔除其局部极大值后再进行反变换,从而对直接序列扩频通信系统中多个宽带Chirp干扰逐一识别和剔除,该方法计算量适中,且对干扰的强弱有较大的适应范围,仿真实验结果证明了这种方法的有效性。     

GALILEO/GPS中频接收的同步性能研究

本文针对GALILEO/GPS中频接收机同步跟踪性能问题进行研究。主要进行GPS扩频信号和GALILEO BOC(m,n)信号的自相关函数峰值的比较,GPS/GALILEO接收机码跟踪、载波跟踪的速率精度的比较,其中码跟踪采取了延迟锁相环(DLL),载波跟踪采用costas锁相环。从仿真的结果可以看出,扩频码自相关函数具有单峰值,而BOS(m,n)信号自相关函数具有多峰值的特点,GALILEO接收机具有锁相速度快、精度高的特点。     

多径干扰下GPS弱信号跟踪算法研究

在带有多径干扰的、并且低载噪比的GPS信号下,分析了多径带来的码环误差以及因此引起的伪距误差的原理.在此基础上,考虑在码环跟踪的Strobe鉴相算法中,引入一个修正因子σ,使得码环跟踪时,对一定范围内的短多径起到抑制的作用.由于改进后的跟踪算法没有用到Q路输出,并且原信号为弱信号,因此需要跟踪环路提供好的载波跟踪性能.为此,考虑使用扩展卡尔曼滤波(EKF)算法来替代原有的载波跟踪环路,提高跟踪环路的噪声抑制性能.在此基础上,将EKF载波环跟踪与修正后的码环跟踪结合起来使用,共同进行多径干扰下GPS弱信号的跟踪.     

基于WIA-PA协议的时间同步算法的研究与实现

基于时分多址的WIA-PA(wireless networks for industrial automation-process automation)网络中,高精度的时间同步是保证系统可靠、安全、无误、实时地传输的重要条件。通过分析WIA-PA协议以及现有经典时间同步算法的特点,提出了一种适用于WIA-PA协议的时间同步算法。该算法在WIA-PA协议单向时间同步方式的基础上,引入了延迟时间同步算法作为具体的同步算法,通过修改标记时间戳的位置和加入线性回归补偿对其进行改进,从而减少了不确定性因素的影响。在CC2530上得到实现验证,实验结果表明,该同步算法在满足WIA-PA协议规范的情况下,能达到较高的时间同步精度。