嵌入式RSA加解密处理器

RSA加密是一个运算密集的过程 ,为了 CPU能实时进行处理 ,设计了一种嵌入式 RSA处理器 ,它可以在外部微处理器的控制下完成 RSA加解密运算。设计中采用了适合硬件实现的 CIOS方法 ,在保持硬件规模较小的同时加速模乘运算速度。在设计中还采用了窗口法减少模幂运算过程中所需进行的模乘运算次数 ,大大提高了处理速度。在电路的控制逻辑中 ,采取了流水线操作 ,进一步提高了处理速度。在 2 0 MHz的时钟频率下 ,该处理器完成 10 2 4bit的模幂运算最多只需 16 0 ms。电路规模约为 2 6 0 0 0等效逻辑门 ,适合用于各种嵌入式系统中     

面向嵌入式处理器的优化Montgomery模乘算法

针对嵌入式系统中频繁的内存存取影响Montgomery模乘算法效率的问题,提出了一种优化的分离连续操作数缓存算法。该算法基于连续操作数缓存算法并进行优化,应用于计算多精度乘法和约减两部分,将整个计算分块使得每块内操作数只被加载一次;为了不破坏操作数加载的连续性,在多精度乘法和约减之间采用分离集成的方式;通过动态地使用寄存器和有效的缓存操作数来减少嵌入式系统中算法使用内存存取操作的总量,实现提高模乘算法效率的目的。实验结果表明:在使用MIPS64架构的处理器上,当模数为1 024bit时,与应用广泛的粗粒度集成操作数扫描算法相比,该算法的效率提高了4.17%。在嵌入式系统中,可将该算法应用于公钥密码体系中的模乘运算,在提高模乘效率的同时提高公钥密码算法的运算效率。     

一种大数模乘运算的线性脉动阵列新结构

提出了一种新型的线性脉动阵列结构用来实现基于Ｍｏｎｔｇｏｍｅｒｙ算法的并行模乘运算,对于ｎ位模乘运算,需要２ｎ＋１１个时钟周期完成,为了减少每一周期内的运算量,在处理单元内部实现了三级流水线结构,使得每一周期的串行运算量仅为一级全加器,同时,由于处理单元间只有局部互连,连线延迟很小,于是这种新结构脉动阵列模乘器能在很高的频率下工作。另一个方面,每个处理单元结构简单,仅由４个全加器和１４个触发器构成,对于ｎ位模乘运算,总的规模约为４６ｎ＋１８４个门。所以,它在速度和面积上都是优化的,适于ＶＬＳＩ的实现。作为核心运算部件,能有效地用于如ＲＳＡ等许多公钥密码体制的加解密运算。对于０．８μｍＣＭＯＳ工艺,２００ＭＨｚ时钟是完全可行的,在仅使用一个模乘器条件下,５１２位模幂乘加解密运算速度能达到１２９ｋｂｉｔ／ｓ。     

基于改进Montgomery模乘算法的RSA加密处理器的实现

在Montgomery模乘算法改进的基础上，提出了一种实现Montgomery模乘算法的结构，该结构只需使用一个CSA(carry save adder)加法器．与目前使用两个CSA加法器的模乘算法相比，所提出的算法加快了RSA加密处理器的实现，并提高了整个加密系统的时间效率。     

Montgomery算法在大数模幂运算中的改进

针对Montgomery算法中模乘模块的FIPS模式进行改进,将平方的简化算法与FIPS模式的算法相结合,在运用Montgomery算法计算模平方时降低了乘法运算次数,有效地提高了大数模幂运算的效率.     

Montgomery模幂运算的一种改进方案

在RSA算法中,大数模幂运算的核心是大数模乘运算。本文在传统的Montgomery算法的基础上,利用快速大整数平方运算,提出了Montgomery算法的一种改进方案,有效缩短了大数模幂运算的时间,从而提高了RSA算法的加解密速度。     

Montgomery模幂运算的一种改进方案

在RSA算法中,大数模幂运算的核心是大数模乘运算.本文在传统的Montgomery算法的基础上,利用快速大整数平方运算,提出了Montgomery算法的一种改进方案,有效缩短了大数模幂运算的时间,从而提高了RSA算法的加解密速度.     

Montgomery算法分析与研究

Montgomery算法作为一种快速大数模乘算法,常被应用于RSA、ElGamal等公钥密码算法的基本运算。对Montsomery算法进行了深入的剖析,系统地进行了理论推导,通过实验应用分析比较了两种有代表性的优化方案,并针对性地给出了其他方面的一些改进建议。     

基于流水线技术的Montgomery模乘器优化设计

基于高基FIOS算法,采用流水线技术实现Montgomery模乘器的硬件设计.并讨论流水线级数的选取对模乘器的速度、面积的影响,并推导出最优化流水线级数选取的公式.通过仿真实验证明了设计的优越性.     

一种改进的模逆算法与硬件实现

在公钥密码体系中,无论是RSA密码还是椭圆曲线密码,模逆运算都是非常关键的运算.模逆运算的前提是两数的最大公约数为1,否则结果是没有意义的.基于现有的二进制模逆算法的基础上提出了一种可以同时求最大公约数和进行模逆运算的算法,并且对算法进行优化,用VERILOG HDL语言进行硬件实现.通过功能仿真和FPGA验证,结果表明该设计可以正确进行32～1024 bit的大数模逆运算.该设计应用于一款汽车安全芯片的PKI模块,采用UMC 55 nm工艺进行流片,芯片面积为10 mm2,工作电压3.3 V,钟频率为200 MHz时,功耗约为30.2 mW.     

基于多核的批处理RSA的并行加速方法

为了改善RSA算法解密和签名的性能,Fiat提出了batch RSA算法,但效果并不显著.针对现有计算机多核的特点,对batch RSA算法进行并行优化,使其在解密和签名时的速度得到大幅度提升,实验表明并行优化后平均加速比可达到4.75.     

一种SPC控制图的优化算法研究

统计过程控制SPC技术是保证预防原则、实现过程控制的科学管理方法,其应用已不再局限于工业领域.传统的单变量SPC控制图虽能反映整个过程的变化趋势,但只对较大的偏差敏感,对持续的、较小的偏差反应迟钝.提出了一种加权控制图的优化算法,这种算法能够反映较小偏差的变化,并以-X-R控制图为例加以比较.     

RSA算法中快速生成大素数方法的改进

根据同余理论提出一种快速试除法来更快地判断一个大整数是否能被小素数整除,从而进一步提高RSA算法中所需要的大素数的生成速度．     

基于运动估计优化的HS光流算法研究

HS(HornSchunck)光流算法检测运动物体信息的计算量较大,不能检测到平滑区域的光流信息,并且在复杂环境下容易受到噪声影响.本文提出了一种基于运动估计的优化HS光流算法.该算法通过检测图像中的HARRIS角点,结合基于宏块的运动估计算法确定感兴趣区域,并将此感兴趣区域作为HS计算的初始运动向量,以得到光流信息.最后进行滤波去除背景噪声.试验结果表明,该算法不仅提高了计算速度,避免了背景噪声的干扰,提高了HS的鲁棒性,也解决了HS算法对平滑部分光流信息的无法检测问题.     

一种优化的基于网格的聚类算法

新的基于网格聚类算法(GCAB)利用网格处理技术对数据进行了预处理, 并引进了网格密度阈值处理和网格中心点两种技术. 实验表明, GCAB算法不仅具有DBSCAN算法准确挖掘各种形状的聚类和很好的噪声处理能力的优点, 而且具有较高聚类速度.     

一维多规则正态云模型映射器的算法研究

首先介绍了云模型的基本概念和一维多规则推理的基本过程。由已知一维多规则云模型映射器算法推导出新的算法,并通过仿真验证说明了新算法的可行性。     

基于遗传算法的配送优化算法设计与实现

为了在有限的资源下,以最小成本完成物资的配送,需要对配送路由进行优化。提出了一种配送优化算法,它在遗传算法基础上根据物资配送的特点选取种点和需求点,并利用配送点需求量进行区位分配结果的优化。仿真结果表明,算法能有效地解决种点的选取问题。极大地减少了运算时间,能在较短的时间内获得较优的解决方案。     

基于RSA算法动态相互身份认证的设计

针对安全的网络通信中相互身份认证困难的问题,提出了一种基于RSA算法的身份认证方案,该方案不仅能实现通信双方相互认证,而且每次认证的秘密信息可动态改变.另外,与其他基于公钥体制的身份认证方案相比,具有安全性更高、方便简洁、认证时间更少等优点,并通过VC 实现了基于该方案的系统.     

基于优化SPIHT的实时视频编码算法

随着因特网和PC技术的不断发展,通过因特网向PC用户提供实时视频服务具有重要的意义。该文结合PC运行的特点,采取快速小波变换,对SPIHT(setpartitioninginhierarchicaltree)算法进行了优化,使其执行速度比标准程序提高了30%～60%;在此基础上,通过加入在时间域上的Harr小波变换,将静止图像SPIHT算法扩展到视频编码领域。新的算法能够生成嵌入式的视频码流,能适应于因特网上多种类型网络不同带宽的要求;而且算法的实现简单,能够在普通PC的硬件平台上完成实时编、解码。