基于数字信号处理器的标准清晰度电视实时传送复用器实现

提出了一种采用数字信号处理器（ＤＳＰ）的标准清晰度电视（ＳＤＴＶ）实时复用器的实现方案。系统以ＴＩ通用定点ＤＳＰ ＴＭＳ３２０Ｃ５０为主处理器,配合少量呵编程逻辑器件（ＰＬＤ）,在硬件和软件设计上充分利用ＤＳＰ的特点,实现了将音频、视频和辅助数据实时复用成符合ＭＰＥＧ２系统层传输规范的码流。系统还具有ＲＳ编码功能和Ｅ２接口,具备加扰扩展功能。由于系统规范主要由ＤＳＰ软件实现,因而能通过修改软件以适     

数字高清晰度电视条件接收系统的实现方案探讨

在概述ＭＰＥＧ－Ⅱ传送层语法对条件接收系统提供框架支持的相关内容后，提出了一种条件接收系统的设计方案，并给出了可行性分析。     

MPEG-2传输流再复用器的设计

提出一套MPEG—2传输流再复用器的设计方案。该方案采用CAM RAM组合代替简单的RAM结构用于构造PID信息表，在保证速度的基础上，大大节约了资源；提出了“两步法”PCR校正算法，在保证节目时钟基准(PCR)校正精度的基础上，大大减小了硬件设计的复杂度；基于该再复用器，提出了MPEG—2传输流、纯数据、主控机插入等几种实用的数据插入方式，以适应不同的应用环境。     

视频编码器的率控制

视频编码器工作于ＣＢＲ模式时，通常需要在编解码器和信道之间放放置一个缓冲器，并由相应的控制单元调整量化参数以避免缓冲器产生溢出。同时，率控制策略对于解码后图象质量的一致性有较严重的影响。     

数字HDTV信源解码器的研究与实现

实现了以专用芯片组为核心器件的HDTV信源解码器，该解码器可配接不同制式的前端，组成完整的机顶盒方案，可对符合MPEG-2的视频流进行解码并兼容各种模拟电视的接收，可对AC-3或MPEG两种音频解码；提供了一个支持实时操作系统的硬件平台，在该平台上可以实现复杂的数字电视应用程序，该文重点叙述它主要的硬件原理。     

高清晰度电视（HDTV）视频解码芯片设计

本介绍高清晰度电视的视频解码芯片的设计。包括ＨＤＴＶ的ＭＰＥＧ２ＭＰ＠ＨＬ视频解码系统与并行流水结构、变长码解码、逆量化过程、逆扫描排序、逆数字余弦变换、运动补偿等设计。同时本还介绍基于ＶＥＲ－ＩＬＯＧ ＨＤＬ语言的芯片设计与模拟仿真。     

低码率下MPEG—2自适应量化控制策略

对ＭＰＥＧ－２ＴＭ５量化控制策略进行了修正,提出了一种基于宏块直方图特性的自适应量化控制方法．该方法考虑了人眼的视觉特性和编码效率,适应于低码率下的ＭＰＥＧ－２压缩编码,并能有效地提高图象质量．     

DVD系统技术分析

系统地分析了数字视盘系统的构成、视频压缩、盘片格式、音频／视频信号解码方法等。     

一种新的MPEG-2 VBR视频场景切换判别法

提出了一种新的ＭＰＥＧ－２ＶＢＲ视频场景切换判别法,此判别法表明,相邻编码帧宏块条码率的频域互相关能够有效反映图像活动性及变化的特点,以此为判决准则,将频域互相关的结果与自适应门限进行比较,可以准确地判断出活动图像场景发生切换的位置及其帧类型,具有实现简单,计算量少的优点,可以满足实时应用。     

用于HDTV的运动估计模块设计与实现

针对“高清晰度电视功能样机”信源编码的要求,采用了专用芯片与ＦＰＧＡ逻辑控制相结合的方法进行相应的运动估计硬件设计,对其中的部分电路进行了特别设计,如估计阵列、估计数据的供给电路、宏块缓冲ＦＩＦＯ、Ｙ和ＵＶ信号的格式转换及重排序等,并完成了其硬件实现．调试结果表明,电路可完成所要求的功能,达到设计目标．     

HDTV视频解码器中系统控制的分析与实现

系统控制单元是数字高清晰度电视（ＨＤＴＶ）视频解码器中的重要组成部分。本文详细分析了为实现高性能的系统控制功能所采用的一系列先进技术，包括拆包处理，码率缓存器管理，音视频同步和视频显示缓存控制等。最后，给出了一套完整的硬件实现方案及其相应的调试、验证方法。     

基于子带分解的HDTV视频分级编码器

研究了能与标准数字电视（ＳＤＴＶ）兼容的ＨＤＴＶ分级编码系统，提出了一个基于子带分解的ＨＤＴＶ视频分级编码器方案，并将该方案与现有方案的优缺点进行了分析和比较．软件仿真结果显示，在相同码率下该方案的压缩性能接近不分级方案，同时还具有结构简单、易于实现等优点．     

HDTV系统音视频显示时间标签同步生成和自适应交织策略

分析了MPEG—2系统中音视频数据的解码时序，以及理想解码器中的音视频同步原理，结合HDTV系统复用器的设计，提出了音视频PTS同步生成和基于具有相近PTS值的音视频访问单元在码流中相对位置的自适应交织策略。实验结果表明，该策略解决了码流速率高，特别是音频码率相对于视频码率较低时出现的音视频不同步和解码器缓，中区上溢或下溢问题，有效地降低了解码器缓冲区的容量和控制复杂度。     

高清晰度电视数字录像技术

对高清晰度电视（ＨＤＴＶ）数字录像技术的发展及技术要求进行了阐述,分析了实现高密度记录的关键技术,介绍了各种格式高清晰度电视数字录像机（ＨＤＴＶＤＶＴＲ）的基本内容及特点。     

HDTV视频编码器的场景切换

当图象序列的帧与帧之间发生场景切换时,会影响视频编码器的编码质量．为提高高清晰度电视（ＨＤＴＶ）的视频编码器的编码质量,针对其采用的国际标准ＭＰＥＧ－２中ＧＯＰ的结构,提出按场景切换对齐的一种新的ＧＯＰ格式．软件模拟结果显示,ＭＳＥ值明显缩小,ＳＮＲ提高了３ｄＢ,效果较好．     

HDTV视频编码器的并行处理结构

介绍了基于单指令多数据（ＳＩＭＤ）阵列处理机系统的１ ９２０×１ １５２ 格式高清晰度电视（ＨＤＴＶ）视频编码器的实现方法：先将１ ９２０×１ １５２ 的ＨＤＴＶ画面划分成６ 个１ ９２０×１９２ 的水平条状子画面,由６ 个子编码器并行编码,最后将６路码流合成为ＨＤＴＶ码流．为较彻底地解决边界效应问题,给出了子图像重建质量的均衡策略：（１） 过界运动估计／运动补偿策略;（２） 码率分配策略．     

新型HDTV码流发生器的设计与实现

为使码流发生器播放尽可能多的静止测试卡图像，研究确定了循环播放无闪烁条件下的最小码流长度．试验发现，在包含I、P和B帧图像情况下，最小长度为1MB，在16MB Flash Room上可存储16幅图像．仅包含I和P帧图像时，最小长度为256kB，可存储64幅图像．新型码流发生器适用于生产线上调试显示器和信源解码设备。     

高清晰度电视信道接收芯片的可测试性设计

高清晰度电视 ( HDTV)信道接收芯片 ( 8VSB)的测试策略主要包括全速全扫描的内部测试、片载内存的自检测 ( BIST)以及 IEEE1 1 49.1边界扫描测试 .该芯片总共有 2× 1 0 6个晶体管 ,集成有大量的片载内存 ,并在总体设计时间与实现成本上都有约束 ,给测试工作带来了额外的负担 .讨论了如何使用 DFT技术为该芯片提供高可靠性的测试 ,从实现结果来看 ,到达了芯片代工厂对测试向量总数与测试覆盖率的要求 ,满足了试流片的需要