首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到16条相似文献,搜索用时 187 毫秒
1.
采用Sentaurus Process工艺仿真工具,验证了超薄硅膜内单次纵向离子注入并快速热退火后所实现的轻掺杂杂质分布符合高斯规律。设计杂质纵向高斯分布的轻掺杂纳米UTBB-SOI MOSFET,用虚拟阴极处反型载流子浓度来定义阈值电压的方法,为器件建立二维阈值电压解析模型。通过与Sentaurus Device器件仿真结果对比分析,发现:阈值电压模型能准确预测器件在不同掺杂、器件厚度和偏置电压下的阈值电压,正确反映器件的背栅效应,其模拟结果与理论模型相符。  相似文献   

2.
基于扩散、阈值调整和离子注入等工艺过程导致器件的沟道区的掺杂分布不均匀,提出对称双栅高斯掺杂应变硅MOSFET器件,并对其相关特性进行研究。通过对沟道二维泊松方程求解建立该器件结构的表面势和阈值电压模型,分析弛豫SiGe层的Ge组分和掺杂偏差σn对表面势和阈值电压的影响。此外,还对比分析高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压。研究结果表明:阈值电压随应变Si膜中Ge组分的增加而降低;表面势和阈值电压随偏差σn的增加而减小;高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压相差较大,表明非均匀掺杂对器件表面势和阈值电压等影响较大。  相似文献   

3.
通过对低掺杂多晶硅薄膜晶体管表面势的分析, 建立基于物理过程的阈值电压模型。当其表面势偏离亚阈值区时沟道电流将迅速增加,将此时所对应的栅压定义为阈值电压。基于多晶硅薄膜的陷阱态密度为单指数分布,通过对表面势进行化简与求解,建立了解析的阈值电压模型。器件数值仿真结果表明,采用二次导数法所提取的阈值电压值与本文所提出的阈值电压模型较好的匹配。  相似文献   

4.
通过在UTB结构中利用矩形势垒近似求解沟道的薛定谔方程,应用费米统计建立了UTB MOSFET阈值区载流子量子化的一个解析模型.并利用自恰求解薛定谔方程和泊松方程的结果对模型进行了验证,分析了UTB结构中阈值电压随硅膜厚度变化的关系.  相似文献   

5.
针对深亚微米围栅金属氧化物半导体场效应管(MOSFET)的短沟道效应随沟道长度减小而愈加明显,以及移动电荷在器件强反型区对表面势影响显著的问题,提出了一种全耗尽围栅MOSFET二维模型.同时考虑耗尽电荷和自由电荷的影响,结合沟道与氧化层界面处的边界条件,求解一维泊松方程,得到一维电势分布模型,然后结合器件源漏处的边界条件求解拉普拉斯方程,最终得到全耗尽围栅MOSFET精确的二维表面势模型,并在此基础上得到了阈值电压、亚阈值斜率等电学参数的解析模型.利用Sentaurus软件对解析模型进行了验证,结果表明:该模型克服了本征模型在重掺杂情况下失效和仅考虑耗尽电荷的模型在强反型区失效的缺点,在不同沟道掺杂情况下从亚阈值区到强反型区都适用;与原有模型相比,该阈值电压模型的误差减小了45.5%.  相似文献   

6.
一种围栅金属氧化物半导体场效应管阈值电压模型   总被引:1,自引:0,他引:1  
针对深亚微米金属氧化物半导体场效应管(MOSFET)多晶硅耗尽效应加剧问题,提出了一种全耗尽圆柱形围栅MOSFET阈值电压解析模型.通过求解多晶硅耗尽层电势泊松方程,得到多晶硅耗尽层上的压降,用以修正沟道区的通用边界条件.然后利用叠加原理求解沟道二维电势泊松方程,建立了圆柱形围栅MOSFET的表面势和阈值电压解析模型,并利用器件数值仿真软件Sen-taurus对解析模型进行了验证.研究结果表明,衬底掺杂原子浓度越高,或多晶硅掺杂原子浓度越低,多晶硅耗尽层上的压降就越大,阈值电压偏移也越显著.与现有模型相比,该解析模型的精确度提高了34%以上.  相似文献   

7.
文内提出了一种正确的直流稳态二维短沟道SOI-MOSFET器件的数值模型。所选用的基本方程是:泊松方程、两种载流子的电流连续性方程和电流密度方程。这个模型从SOI器件的特殊结构出发,着重考虑了复合-产出率对器件内部参数的影响,分析了SOI-MOSFET器件的背栅效应以及I-V特性的扭曲(Kink)效应产生的机理。  相似文献   

8.
低掺杂多晶硅薄膜晶体管阈值电压的修正模型   总被引:2,自引:1,他引:1  
对低掺杂多晶硅薄膜晶体管的表面势进行分析,将表面势开始偏离亚阈值区、沟道电流迅速增加时所对应的栅压作为晶体管的阈值电压.考虑到多晶硅薄膜的陷阱态密度为单指数分布,通过对低掺杂多晶硅薄膜晶体管的表面势进行求解,推导出一个多晶硅薄膜晶体管阈值电压解析模型,并采用数值仿真方法对模型进行了验证.结果表明:新模型所得到的阈值电压与采用二次导数法提取的阈值电压相吻合.  相似文献   

9.
系统地对基于高介电常数材料HfO_2和传统的介质材料SiO_2这两种不同栅介质层材料的硅薄膜晶体管进行建模并对不同尺寸和温度条件下的薄膜晶体管的工作特性进行了研究.获得了不同沟道长度和沟道宽度,不同栅介质层厚度和不同温度条件下的薄膜晶体管的工作特性曲线.通过对比发现,薄膜晶体管的饱和电流与沟道长度和栅介质层厚度成反比,与沟道宽度成正比,与理论计算一致.随着温度的升高,薄膜晶体管的载流子迁移率和阐值电压都在逐渐减小,因而饱和电流值逐渐减小;在相同栅介质层尺寸和温度条件下,基于HfO_2的薄膜晶体管相对于基于SiO_2的薄膜晶体管具有更高的电流开关比,更低的阈值电压和更小的泄漏电流.因此,基于高介电常数栅介质材料的薄膜晶体管相对于基于SiO_2的薄膜晶体管具有更好的性能.  相似文献   

10.
高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.  相似文献   

11.
研究一种具有部分重叠双栅结构MOSFET器件模型,并将其与类似的分裂双栅结构MOSFET及普通栅结构MOSFET器件进行比较,利用MEDICI软件对该结构进行仿真.通过仿真可知:部分重叠双栅MOSFET器件通过沟道电场的调节,可降低短沟效应和等效栅电容、提高击穿电压,跨导可由栅压调节,阈值电压随沟道缩短而下降的变化率在文中讨论的3种结构中最小.  相似文献   

12.
本文从yau的模型出发,推导出了短沟道硅栅MOSFET的阈电压表达式及阈电压与温度的关系:并考虑短沟道MOSFET的扩散电流。推导出简单的电流—电压关系表达式,求出了跨导;得到了与试验一致的结果。发现,随温度的降低,MOSFET的阈电压的大小上升,阈电压的温度梯度的大小减小,跨导的大小急剧上升。结果表明,MOSFET更适合低温下工作。  相似文献   

13.
针对FG-pLEDMOS施加高栅压低漏压的热载流子应力会使器件线性区漏电流发生退化,而阈值电压基本保持不变,使用TCAD软件仿真以及电荷泵测试技术对其进行了详细的分析.结果表明:沟道区的热空穴注入到栅氧化层,热空穴并没有被栅氧化层俘获,而是产生了界面态;栅氧化层电荷没有变化,使阈值电压基本不变,而界面态的增加导致线性区漏电流发生退化.电场和碰撞电离率是热空穴产生的主要原因,较长的p型缓冲区可以改善沟道区的电场分布,降低碰撞电离率,从而有效地减弱热载流子退化效应.  相似文献   

14.
根据埋沟MOSFET导电机理和开启特性,利用准二维分析,导出了一个适用于深亚微米埋沟器件的开启电压模型。它综合考虑了衬偏效应、短沟道效应以及两者之间的关系。模型反应了较宽沟长范围内埋沟MOSFET的开启电压与沟长及偏置的关系,并预测了在深亚微米下衬偏效应随沟长减小而减小的特性。对模型计算结果与数值模拟结果进行了比较。  相似文献   

15.
本文以单栅MOSFET的物理模型为基础,导出了双栅MOSFET的物理模型,该模型中,不仅考虑了漏压对沟道长度的调制效应,而且也考虑了栅压对沟道中载流子迁移率的影响,由该模型导出的双栅MOSFET的V—I特性与实验结果做了比较,二者符合得很好,并对器件的V—I特性从物理机制上进行了详细讨论。  相似文献   

16.
李琦  唐宁  王卫东  李海鸥 《北京理工大学学报》2012,32(12):1279-1282,1287
提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号