共查询到20条相似文献,搜索用时 15 毫秒
1.
高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究 总被引:1,自引:0,他引:1
高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值. 相似文献
2.
高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值. 相似文献
3.
我们研究了Pt-ZnO纳米肖特基接触的电学特性。采用二步湿化学法制备高取向的ZnO纳米棒阵列,在原子力显微镜下将镀Pt导电探针施加在ZnO纳米棒的端面,形成Pt-ZnO纳米接触。I-V特性曲线表明Pt-ZnO纳米接触形成肖特基二极管,具有明显的整流效应,理想因子为3.2,反向击穿电压高于-10V。分析指出,施加偏压后在Pt-ZnO纳米接触点附近的ZnO半导体内形成较高电场,导致势垒厚度减小,使电子从ZnO到Pt的隧穿概率增大,因而具有较高的理想因子。 相似文献
4.
王春兴 《山东师范大学学报(自然科学版)》2001,16(1):91-93
导出微波分布放大器中栅极传输线和漏极传输线的衰减与FET寄生参量的关系式,从讨论中可以看出。寄生参量是影响FET数目的主要因子。 相似文献
5.
采用脉冲激光沉积方法在Si衬底上沉积了ZrO2栅介质薄膜,X射线衍射分析表明该薄膜经过450℃退火后低介电界面层得到抑制,仍然保持非晶状态;电学测试显示10 am厚ZrO2薄膜的等效厚度为3.15 nm,介电常数12.38,满足新型高介电栅介质的要求,在-1 V偏压下Al/ZrO2/Si/Al电容器的漏电流密度为1.1×10-4A/cm2. 相似文献
6.
作为高介电常数栅介质材料的LaErO_3薄膜热稳定性和电学性质的研究 总被引:1,自引:1,他引:0
采用脉冲激光淀积法在硅衬底上生长了LaErO3薄膜,用X射线衍射仪、X射线电子能谱仪、高分辨透射电子显微镜研究了该薄膜的热学和电学性质.通过电容-电压测量得到了较好的电容-电压曲线,计算得出等效SiO2厚度为1.4nm.通过高分辨电镜可以看出即使经过700℃30sN2中快速热退火处理LaErO3薄膜与硅衬底之间的反应层也仅有几个原子层的厚度.X射线电子能谱分析得到非常少量的SiO2在沉积的过程中形成.测量的热学和电学性质表明LaErO3薄膜是高介电常数栅介质材料非常有前途的候选材料. 相似文献
7.
为了对纳米尺度器件中量子力学效应对传输特性及动态特性的影响进行研究,该文在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。 相似文献
8.
为了研究纳米尺度器件中量子力学效应对传输特性及动态特性的影响,在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极-源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示:非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。 相似文献
9.
利用射频磁控溅射法在P型Si(100)衬底上成功制备了非晶Er2O3-Al2O3(ErAlO)栅介质薄膜,得到了电学特性优异的薄膜样品,对薄膜的退火研究发现,600℃氧气氛退火可使ErAlO薄膜的介电常数得到了提高并使其漏电流特性也得到改善,退火后样品的有效介电常数达到了15,在-1.5V偏压下,漏电流密度仅为2.0×10-7A/cm2.氧气退火消除了薄膜中原有的缺陷,并使得薄膜更加致密,表面更加平整. 相似文献
10.
采用基于有效质量近似的多子带、多能谷系综蒙特卡洛方法, 考虑纳米尺度MOSFET沟道二维电子气中实际存在的多种散射机制, 模拟 InGaAs肖特基源漏MOSFET。结果显示, 在稳态下, 散射虽然改变了InGaAs肖特基源漏MOSFET沟道中沟道电势、电子浓度和速度的分布, 但对InGaAs肖特基源漏MOSFET的输出特性和转移特性影响较小; 而在施加阶跃漏端电压时, 散射的存在增加了过冲电流的峰值和转换时间, 降低了器件的截止频率。 相似文献
11.
氮氧化物在MOS器件高k栅介质研究中得到了广泛的重视。本文从材料、工艺、性能等角度综述了目前氮氧化物的研究进展,对氮化改性应用于高k栅介质的利弊作了重点探讨。 相似文献
12.
主要研究了同轴介质阻挡放电的电学特性、基础参数,并构造了仿真电路模型.研究发现,随着外加电压的增大,介质电容增大,气隙电容减少.通过不同半径的内电极进行实验显示气隙电容与半径成反比关系,在输入功率的研究中发现半径也是关键因素.在功率因数与外加电压的研究中则发现其变化趋势不具有单调性,存在极大值点,具有重要意义,为工业化过程中寻找最优工况提供了参考.利用软件构造了仿真电路模型,较好地吻合了实验中的放电参数,有利于后续的研究中对一些不易实验获得的参数进行估算. 相似文献
13.
利用射频反应溅射方法制备了Al2O3非晶薄膜,用椭圆偏振仪获得了薄膜的厚度,用高频C-V和变频C-V及J-V测量了薄膜的电学特性,用X射线以衍射(XRD)检测了薄膜的结构,用原子力显微镜(AFM)观察了薄膜的表面形貌.实验得到了电学特性优异的薄膜样品,对薄膜的退火研究发现,氮气低温退火使Al2O3薄膜的介电常数得到了提高并使漏电流特性得到了改善.可以认为,氮气退火消除了薄膜中原有的缺陷,并使得薄膜更加致密是主要的原因,而过高温度的退火会导致氧化铝中少量的氧的损失,从而导致了氧化铝层中固定电荷密度的增大,进而出现了大的平带电压.XRD显示样品的非晶特性非常稳定,AFM显示薄膜表面非常平整,能够满足大规模集成电路短期的发展需要. 相似文献
14.
本文研究了不同沉积氛围(纯Ar,Ar+O2和Ar+N2)中射频磁控溅射制备HfO2薄膜的介电性能和界面微结构.实验结果表明在纯Ar氛围室温制备的HfO2薄膜具有较好的电学性能(有效介电常数ε-r~17.7;平带电压~0.36 V;1 V栅电压下的漏电流密度~4.15×10-3 A cm-2).高分辨透射电子显微镜观测和X射线光电子能谱深度剖析表明,在非晶HfO2薄膜和Si衬底之间生成了非化学配比的HfSixOy和HfSix混合界面层.该界面层的出现降低了薄膜的有效介电常数,而界面层中的电荷捕获陷阱则导致薄膜电容-电压曲线出现顺时针的回线. 相似文献
15.
肖特基-p-i-n整流二极管(MPS)的作用机制比较复杂.采用数值模拟的方法研究MPS的工作机制,清晰地给出了肖特基势垒、p-n结势垒以及两种势垒共同作用下器件内部电势、载流子浓度分布和电压-电流特性.结果表明:在MPS阳极区(p 区)注入空穴的作用和肖特基势垒与p-n结势垒双重作用下,器件的电势将主要降低在肖特基结上;形成的电导调制区在饱和时变化很小,整个器件内电阻为准常数. 相似文献
16.
17.
介绍了一种纳米MOSFET(场效应管)栅电流和电容的统一模型,该模型基于Schrfidinger-Poisson方程自洽全量子数值解,特别适用于高k栅介质和多层高k栅介质纳米MOSFET。运用该方法计算了各种结构和材料高k介质的MOSFET栅极电流,并进行了分析比较。模拟得出栅极电流和电容与实验结果符合。 相似文献
18.
提出一种从源极输入的负反馈方法,不仅使电阻单元具有较大的电阻值而且有全摆幅的输出.利用TSMC 180nm CMOS工艺仿真此大电阻单元,Spectre RF的仿真结果表明,本论文中设计的电阻单元的输出摆幅较已有负反馈的电阻,从0.65 V至VDD提高到0.12 V至VDD,适用于大多数电路中的高电阻需求,可以实现轨对轨的输出. 相似文献
19.
用根据实际制作的有机静电感应晶体管(OSIT)建立物理模型,Matlab软件中的偏微分工具箱通过有限元法对有机静电感应晶体管特性进行解析,着重分析栅源距离对有机静电感应晶体管特性的影响,特别是沟道电势分布的影响.结果表明,调节栅源距离能有效控制沟道势垒高度,从而影响载流子的传输. 相似文献
20.
《西安交通大学学报》2017,(8)
为了抑制GaN高电子迁移率晶体管(HEMT)的栅极漏电,提出了一种0.5μm栅长的GaN金属氧化物半导体(MOS)高电子迁移率晶体管结构。该结构采用势垒层部分挖槽,并用高介电常数绝缘栅介质的金属氧化物半导体栅结构替代传统GaN HEMT中的肖特基栅。基于此结构制备出一种GaN MOSHEMT器件,势垒层总厚度为20nm,挖槽深度为15nm,栅介质采用高介电常数的HfO_2,器件栅长为0.5μm。对器件电流电压特性和射频特性的测试结果表明:所制备的GaN MOSHEMT器件最大电流线密度达到0.9 A/mm,开态源漏击穿电压达到75 V;与GaN HEMT器件相比,其栅极电流被大大压制,正向栅压摆幅可提高10倍以上,并达到与同栅长GaN HEMT相当的射频特性。 相似文献