0.5μm栅长HfO_2栅介质的GaN金属氧化物半导体高电子迁移率晶体管

为了抑制GaN高电子迁移率晶体管(HEMT)的栅极漏电,提出了一种0.5μm栅长的GaN金属氧化物半导体(MOS)高电子迁移率晶体管结构。该结构采用势垒层部分挖槽,并用高介电常数绝缘栅介质的金属氧化物半导体栅结构替代传统GaN HEMT中的肖特基栅。基于此结构制备出一种GaN MOSHEMT器件,势垒层总厚度为20nm,挖槽深度为15nm,栅介质采用高介电常数的HfO_2,器件栅长为0.5μm。对器件电流电压特性和射频特性的测试结果表明:所制备的GaN MOSHEMT器件最大电流线密度达到0.9 A/mm,开态源漏击穿电压达到75 V;与GaN HEMT器件相比,其栅极电流被大大压制,正向栅压摆幅可提高10倍以上,并达到与同栅长GaN HEMT相当的射频特性。     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

具有金属栅的四角状氧化锌纳米针电子场发射特性

以高纯锌粉为原料,采用气相反应法制备了四角状氧化锌纳米针.利用丝网印刷技术结合光刻工艺组装金属网前栅三极结构场致发射显示器件.场发射测试结果表明,器件具有明显的栅控特性.器件的开启栅压为270 V,当栅极电压为600 V时,阳极电流高达2.75 mA,栅极漏流仅为0.43 mA,测量的峰值亮度为2 300 cd/m2.     

槽栅槽源SOI LDMOS器件结构设计与仿真

为了提高SOI(silicon on insulator)器件的击穿电压,同时降低器件的比导通电阻,提出一种槽栅槽源SOI LDMOS(lateral double-diffused metal oxide semiconductor)器件新结构.该结构采用了槽栅和槽源,在漂移区形成了纵向导电沟道和电子积累层,使器件保持了较短的电流传导路径,同时扩展了电流在纵向的传导面积,显著降低了器件的比导通电阻.槽栅调制了漂移区电场,同时,纵向栅氧层承担了部分漏极电压,使器件击穿电压得到提高.借助2维数值仿真软件MEDICI详细分析了器件的击穿特性和导通电阻特性.仿真结果表明:在保证最高优值的条件下,该结构的击穿电压和比导通电阻与传统SOI LDMOS相比,分别提高和降低了8%和45%.     

聚3-己基噻吩聚合物薄膜晶体管的稳定性

为提高聚合物薄膜晶体管的稳定性,以单晶硅为衬底,二氧化硅为栅介质层,聚3-己基噻吩(P3HT)薄膜为半导体活性层,金属Au为源、漏电极,制备出聚合物薄膜晶体管(PTFT),对该器件的电特性进行了表征,研究了该器件在空气环境下的稳定性,并对该器件在空气中的不稳定性机理进行了讨论.结果表明:当器件暴露在空气中时,随着暴露时间的增加,器件的饱和漏电流明显增大,阈值电压逐渐增加;空气中的水是影响器件特性的主要因素;通过采用光刻胶钝化处理可以有效地改善P3HT-PTFT器件在空气中的稳定性,并使器件的载流子迁移率提高3倍.     

非对称栅压在负栅极-源漏极交叠结构超薄沟道双栅器件中的应用

为了研究纳米尺度器件中量子力学效应对传输特性及动态特性的影响,在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极-源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示:非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。     

非对称栅压在负栅极-源漏极交叠结构超薄沟道双栅器件中的应用

为了对纳米尺度器件中量子力学效应对传输特性及动态特性的影响进行研究,该文在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。     

MOS场效应四极管

一 MOS场效应四极管的特性图1是一个在P型Si衬底上制造的Al栅n沟道MOS场效应四极管的截面图。两个n~+扩散区分别作为源、漏接触电极。中间n~-扩散区用来连接两个沟道,相当于一沟道的漏极,二沟道的源极。在一般电路中,源极接地,漏极接电源,信号由一栅输入,二栅作为自动增益控制电极。这样,随漏压V和两个栅压V_(G1)、V_(G2)的不同,MOS场效应管有四种不同的工作状态。如果用“S”和“L”分别表示沟道工作在饱和区及线性区,用“1”和“2”分别表示一沟和二沟道,那么,四种工作状态可表示为     

非硅微电子学:锗与锗锡场效应晶体管

本文讨论了非硅微电子学,即在硅衬底上利用非硅沟道材料实现互补型金属氧化物半导体(Complememaw Metal Oxide Semiconductor,CMOS)集成电路的微电子科学与技术.文章重点综述了高迁移率锗与锗锡沟道金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)以及隧穿场效应晶体管(Tunneling Field Effect Transistor,TFET)的研究进展.锗与锗锡具有比硅(Si)材料高的空穴和电子迁移率且容易实现硅衬底集成,是实现高迁移率沟道CMOS器件的理想备选材料.通过调节锡组分,锗锡材料可实现直接带隙结构,从而获得较高的带间隧穿几率,理论和实验证明可用锗锡实现高性能TFET器件.本文具体分析了锗锡MOSFETs和TFETs器件在材料生长、表面钝化、栅叠层、源漏工程、应变工程及器件可靠性等关键问题.     

玻璃栅非晶硅双极性场效应晶体管研制成功

氢化晶硅场效应晶体管(a—Si:HFET)的双极性特性,虽然早在1975年已经发现,但是直到十年后才引起人们注意.到目前为止,只发现两类a—Si:HFET具有双极性特性.其中一类是栅介质为石英,另一类的栅介质是高温热生长的SiO_2.并且,对这类器件的研究目前主要是在于模拟其输出特性.最近我校物理系颜一凡、何丰如同志研制出a—Si:HBiFET,它的栅介质是玻璃(～130μm),其化学成分见附表.它的源(S)和漏(D)区a—Si:H/Al接触是直接的,即a—Si:H/Al之问的中介层n~+a—Si 已被省掉.因此,它是迄今为止的工艺最     

一种提取纳米CMOS器件中源/漏寄生电阻的恒定迁移率方法

源/漏寄生电阻作为器件总电阻的一个重要组成部分,严重制约着纳米CMOS器件性能.随着纳米CMOS器件尺寸不断减小,源/漏寄生电阻占器件总电阻比例越来越高,已经成为衡量CMOS器件可靠性的一个重要参数.本文提出一种恒定沟道迁移率条件下提取纳米CMOS器件中源/漏寄生电阻的方法.本方法通过测量固定偏压条件下一个器件的两条线性区I_d-V_(gs)曲线之比,推导出纳米CMOS器件中源/漏寄生电阻,操作简单,精确度高,避免了推导过程中由沟道迁移率退化引入与器件栅长相关的误差.我们详细研究并选取合适外加偏压条件,保持推导过程中沟道迁移率恒定,确保源/漏寄生电阻值的稳定性.在固定外加偏压条件下,我们提取了45 nm CMOS工艺节点下不同栅长器件的源/漏寄生电阻值,结果表明源/漏寄生电阻值与栅长不存在直接的依赖关系.最后,我们研究了工艺过程和计算过程引入的波动并进行了必要的误差分析.     

聚3-己基噻吩聚合物薄膜晶体管稳定性

以单晶硅为衬底, 二氧化硅为栅介质层, 聚3-己基噻吩（P3HT）薄膜为半导体活性层, 金属Au为源、漏电极, 制备出聚合薄膜晶体管（PTFT）, 并对该器件特性进行了表征．研究了该器件在空气环境下的稳定性, 并对该器件在空气中的不稳定性机理进行了讨论．结果表明, 当器件曝露在空气中时, 随着曝露时间的增加, 器件的饱和漏电流明显增大, 阈值电压逐渐增加．空气中的水是影响器件特性变化的主要因素．通过采用光刻胶钝化处理可以有效地改善P3HT-PTFT器件空气中的稳定性, 并使器件的载流子迁移率提高3倍．     

带有p型岛的超低导通电阻绝缘体上硅器件新结构

为了减小绝缘体上硅(SOI)器件的比导通电阻,提高器件的击穿电压,提出一种带有p型岛的SOI器件新结构.该结构的特征如下:首先,漂移区周围采用U型栅结构,在开启状态下,U型栅侧壁形成高密度电子积累层,提供了一个从源极到漏极低电阻电流路径,实现了超低比导通电阻;其次,在漂移区引入的氧化槽折叠了漂移区长度,大大提高了击穿电压;最后,在氧化槽中引入一个p型岛,该高掺杂p型岛使漂移区电场得到重新分配,提高了击穿电压,且p型岛的加入增大了漂移区浓度,使器件比导通电阻进一步降低.结果表明:在最高优值条件下,器件尺寸相同时,相比传统SOI结构,新结构的击穿电压提高了140%,比导通电阻降低了51.9%.     

纳米MOSFET栅氧化层中吸引型陷阱的参数提取方法

通过实验在室温下同时测量纳米MOSFET器件样品漏源电流和栅电流的低频噪声, 发现一些样品器件中漏源电流不存在明显的RTS噪声, 而栅电流存在显著的RTS噪声, 而且该栅电流RTS噪声俘获时间随栅压增大而增大, 发射时间随栅压增大而减小的特点, 复合陷阱为库伦吸引型陷阱的特点. 根据栅电流RTS噪声的时常数随栅压及漏压的变化关系, 提取了吸引型氧化层陷阱的深度、在沟道中的横向位置和陷阱能级等信息.     

p沟道Cu_2O半导体薄膜场效应晶体管的制备及Ⅳ特性研究

采用磁控溅射掩膜制备工艺,在n型Si衬底上分别制备了底栅型p沟道Cu_2O半导体薄膜场效应晶体管(TFTs).用XRD、SEM、XPS等检测分析方法对不同条件下制备的Cu_2O薄膜的晶体结构、表面形貌、化学成分进行了表征.对O_2通量、退火温度及沟道宽度等因素对半导体薄膜及器件特性的影响进行了对比研究.研究发现,O_2通量是制备Cu_2O半导体薄膜的关键因素,器件I_(DS)电流的绝对值随着栅压的绝对值的增大而增大,具有典型的p沟道增强型场效应晶体管特征.其Ⅳ特性与溅射沉积时间、沟道宽度、退火因素等有关,真空退火处理后有助于提高器件的I_(DS)的绝对值.测试表明,制备的沟道宽度为50μm的典型器件的电导率、电流开关比和阈值电压分别为0.63S/cm,1.5×10~2及-0.6V.     

栅介质材料及尺寸对薄膜晶体管性能影响研究

系统地对基于高介电常数材料HfO_2和传统的介质材料SiO_2这两种不同栅介质层材料的硅薄膜晶体管进行建模并对不同尺寸和温度条件下的薄膜晶体管的工作特性进行了研究.获得了不同沟道长度和沟道宽度,不同栅介质层厚度和不同温度条件下的薄膜晶体管的工作特性曲线.通过对比发现,薄膜晶体管的饱和电流与沟道长度和栅介质层厚度成反比,与沟道宽度成正比,与理论计算一致.随着温度的升高,薄膜晶体管的载流子迁移率和阐值电压都在逐渐减小,因而饱和电流值逐渐减小;在相同栅介质层尺寸和温度条件下,基于HfO_2的薄膜晶体管相对于基于SiO_2的薄膜晶体管具有更高的电流开关比,更低的阈值电压和更小的泄漏电流.因此,基于高介电常数栅介质材料的薄膜晶体管相对于基于SiO_2的薄膜晶体管具有更好的性能.     

InGaAs肖特基源漏MOSFET的多子带系综蒙特卡洛模拟

采用基于有效质量近似的多子带、多能谷系综蒙特卡洛方法, 考虑纳米尺度MOSFET沟道二维电子气中实际存在的多种散射机制, 模拟 InGaAs肖特基源漏MOSFET。结果显示, 在稳态下, 散射虽然改变了InGaAs肖特基源漏MOSFET沟道中沟道电势、电子浓度和速度的分布, 但对InGaAs肖特基源漏MOSFET的输出特性和转移特性影响较小; 而在施加阶跃漏端电压时, 散射的存在增加了过冲电流的峰值和转换时间, 降低了器件的截止频率。     

AlOx(PI)/HfOx界面调控的阻变开关行为

为了改善阻变开关层在厚度小于10 nm下的氧化铪(HfOx)基阻变存储器的电学性能,提高器件开关均匀性并增大器件开关比,在开关层中加入聚酰亚胺(polyimide,PI)薄层,采用光刻工艺制备Ti/AlOx(PI)/HfOx/Pt和Ti/HfOx/Pt结构的阻变存储器.利用扫描电子显微镜表征分析器件的电极形貌,通过电学...     

Al_2O_3膜钝化晶体管的快中子辐照效应

由于Al_2O_3钝化膜具有密度大,对Na~ 离子的阻挡能力强,介电常数约为SiO_2的二倍等优点,因此,我们采用直流反应溅射法对3CK和3CG型小功率管进行了Al_2O_3膜的钝化处理,将钝化了的和未钝化的晶体管进行高能电子,快中子辐照.电子辐照结果表明:钝化晶体管比未钝化晶体管抗辐射能力提高了近半个数量级.