噪声整形技术的性能分析

本文从噪声整形的原理出发，对其性能作了较深入的分析，推导出了低阶噪声整形的量化信噪比增强因子的计算公式，最后还得出了无噪声整形与一、二、三阶噪声整形时的量化信噪比增强因子近似曲线。     

基于MASH 2-1结构的小数分频锁相环的设计与实现

设计并实现了一种3阶多级累加器级联架构MASH 2-1的数字Δ∑调制器.Matlab仿真结果显示该结构具有良好的噪声整型特性.提出了一种基于MASH 2-1Δ∑调制器的II型4阶锁相环,并给出了相应的Matlab仿真及频谱仪测试结果.结果表明锁相环的稳定输出频率符合设计要求.     

改进的降采样速率Leslie-Singh Sigma-Delta A/D转换器

基于降采样速率的Leslie-Singh结构，通过对抽样滤波器中第1级梳状滤波器零点在信号带内的合理安排，使抽样滤波器传递函数Hder(z)的零点得到优化的同时也使第1级噪声传递函数NTF(z)得到了优化，从而使信号带内的量化噪声最小．构造出改进的降采样速率2-0 MASH结构的调制器，在SIMUUNK环境下对此调制器进行仿真．结果表明，优化后的结构不仅解决了采用降采样速率结构所造成的SNR损失问题，比原始Leslie-Singh结构的SNR有所提高．     

超宽带系统中基于时域插值和抽取的新型Sigma-Delta转换器

无线通信系统中,超宽带(UWB)与正交频分复用(OFDM)技术相结合,具有超宽带、低功耗、抗多径衰落等优势.针对多频带OFDM-UWB信号的特点,提出一种基于时域插值和抽取的新型sigma-delta转换器用于完成数据的转换.时域插值使得多频带OFDM-UWB子载波间形成空隙,sigma-delta调制器将输入信号量化为1比特数据流的同时完成量化噪声整形.该sigma-delta调制器在量化噪声频谱中引入位于多频带OFDM-UWB子载波频点上的零点,将大部分量化噪声推到子载波空隙中,达到噪声整形效果.新型sigma-delta调制器采用无过采样结构,使得硬件实现相对容易,同时该结构还避免了OFDM系统的高峰均比问题.对信号进行时域插值与抽取降低了硬件复杂度和处理时间.理论分析和仿真结果表明了该调制器的有效性和可行性.     

一种具有噪声整形功能的2 bit/cycle SAR ADC的设计

基于180nm CMOS工艺,设计了一种2 bit/cycle结构的8 bit、100 MS/s逐次逼近模数转换器（SAR ADC）. 采用两个DAC电容阵列SIG_DAC、REF_DAC实现了2 bit/cycle量化,其中SIG_DAC采用上极板采样大大减少了电容数目,分裂电容式结构和优化的异步SAR逻辑提高了ADC的转换速度. 应用一种噪声整形技术,有效提高了过采样时ADC的信噪失真比（SNDR）. 在1.8 V电源电压和100 MS/s采样率条件下,未加入噪声整形时,仿真得到ADC的SNDR为46.22 dB,加入噪声整形后,过采样率为10时,仿真得到的SNDR为57.49 dB,提高了11.27 dB,ADC的有效位数提高了约1.88 bit,达到9.26 bit.      

一种高性能数字输出端口电路设计

传统多电源系统数字输出端口存在上拉、下拉竞争和上升沿与下降沿的严重不对称等问题,使得延时功耗积很大;而电压波动和误触发导致系统SSN噪声较大.针对这2个问题,提出一种采用快速低转高电平转换电路结构和抗地弹效应输出电路的新型输出端口电路结构,在smic18mmrf工艺下流片.测试结果表明,电平转换单元功耗延时积较传统结构减小5%~15%,SSN噪声幅度减少30%以上,有效提高了输出端口电路性能.     

一种新型的级联Sigma-Delta调制器的建模设计

文章提出了一种新型的级联Sigma-Delta调制器。传统的级联Sigma-Delta调制器需要数字逻辑部分来抵消第1级的量化噪声,数字部分与模拟电路之间的不完全匹配将造成误差泄露。为此,有学者提出了Sturdy-MASH(SMASH)Sigma-Delta调制器以及DNC-SMASH Sigma-Delta调制器来解决误差泄露问题。该文基于上述方法对二阶Sigma-Delta调制器进行了改进,提出了一种新型的两级级联结构,使二阶调制器和额外的一位量化器级联,以此提高调制器的噪声整形。文中分析了非理想因素包括积分器中运放的有限直流增益对信噪比的影响。采用Matlab Simulink对该调制器进行建模仿真,结果表明,在过采样率为256、输入信号带宽为20 kHz时,调制器的信噪比达到114.4 dB,精度高达18.16位。     

一种适应PVT偏差的4GHz双重反馈环形振荡器

在分析传统环形振荡器的基础上,设计了一种新型高频、低噪声环形振荡器.采用改进的全开关状态的延时单元和双重反馈环结构,克服了传统环形振荡器振荡频率低、噪声性能差的缺点,可以有效抑制PVT(Pro-cess Voltage Temperature)偏差对频率的影响.采用TSMC0.18μm CMOS工艺参数,电源电压1.8V,功耗为37.5mW.仿真得到在振荡器中心频率为4GHz时的单边带相位噪声为95.6dBc/Hz@1MHz.     

考虑量化的OFDM压缩感知信道估计算法

针对存在量化影响下的正交频分复用系统信道估问题,首先提出利用全相位FFT的ΣΔ量化噪声整形方法,基于信道稀疏性和压缩感知降低噪声大小;然后针对在量化噪声影响下的OFDM系统提出压缩感知信道算法.仿真结果表明,该算法具有良好的估计性能,同时可进一步降低系统噪声大小.     

噪声整形滤波器的优化设计

量化误差或再量化误差常被认为具有白噪声的特性。由于人耳对这种低电平宽频带噪声的灵敏度并不随频率均匀变化，所以在设计噪声整形滤波器时，人们采用了一种频率计权曲线来反映低电平噪声对听觉的影响。本文将介绍如何优化设计满足人耳听音的噪声整形滤波器。     

基于冗余符号数的定点乘法器的设计

为提高定点乘法器速度,减少乘法器面积,基于Radix-16冗余并行乘法器,将奇数倍部分积用冗余差分形式表示;将部分积的修正位与部分积进行压缩,减少了部分积数量;通过优化控制信号产生电路、Booth解码电路和二进制转换电路的结构,进一步减少了乘法器延时和面积.TSMC 180nm工艺下的Design Complier综合结果表明,改进后冗余乘法器的面积相对减少8%,延时相对减少11%.     

基于分数阶傅里叶变换的量化噪声抑制方法

针对A/D转换器在采样和量化过程中产生的量化噪声问题,提出一种基于分数阶傅里叶变换的量化噪声抑制方法.利用经典量化器的统计特性,分析出量化噪声在分数阶傅里叶域具有白噪声特性,利用过采样和分数阶傅里叶域数字滤波方法对输入信号的量化噪声进行抑制,提高信号质量.理论推导和仿真结果表明,该方法能够有效抑制量化噪声,提高A/D转换器的输出信噪比,而且针对线性调频等信号的量化噪声抑制效果优于传统傅里叶域的方法.      

10 GHz低相噪扩频时钟发生器的设计与实现

基于55nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10GHz扩频时钟发生器(SSCG).该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益,利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声,使用三角波调制改变分频系数使扩频时钟达到5 000×10~(-6).测试结果表明:时钟发生器的中心工作频率为10GHz,扩频模式下峰值降落达到16.46dB;在1 MHz频偏处的相位噪声为-106.93dBc/Hz.芯片面积为0.7mm×0.7mm,采用1.2V的电源供电,核心电路功耗为17.4mW.     

一种基于有源真时延的低复杂度波束形成器设计

基于0.18μm BiCMOS工艺,实现一种基于有源真时延技术的低复杂度波束形成架构设计.该波束形成架构适用于多路输出的宽带多天线系统,能够将输入到阵列中的信号进行空间滤波处理,抑制噪声和干扰,增强有用信号.相比于传统的波束形成架构,该架构通过真时延单元共享,实现了低复杂度(更少的延时单元数量),并采用改进的有源真时延单元,在保证稳定延时的同时,有效降低了芯片面积,相比同样功能的无源结构实现方案,面积节省了近80%.仿真结果表明,在0.3 G～1 GHz频带内,波束形成芯片能够同时实现对空间中四个不同方向的信号合成,最小延时分辨率是103 ps,最大延时是1030 ps,延时波动小于2.4%,电源电压为1.8 V,输入、输出端口回波损耗小于-13.8 dB,带内合成增益为25 dB,版图面积为3.8mm~2.     

基于改进边缘检测的钢箱梁疲劳裂纹识别及量化方法研究

钢箱梁内部场景复杂,疲劳裂纹图像识别容易受到背景干扰.针对传统图像处理方法的识别局限性,提出了一种基于改进边缘检测算法的疲劳裂纹识别与量化方法.首先,通过边缘检测算法识别出裂纹特征点,并通过形态学处理提取出裂纹骨架线.其次,采用单目视觉方法进行裂纹的特征量化.通过张氏标定法,建立了相机成像模型,从而将裂纹特征点由像素坐标映射至空间坐标.最终,开展了疲劳裂纹识别与量化试验,将改进边缘检测算法与传统图像处理方法进行比较,并评估裂纹特征量化精度.研究结果表明：改进边缘检测算法通过引入双边滤波函数,可以在抑制焊缝噪声干扰的同时保留裂纹边缘特征,相比于传统边缘检测和自适应阈值分割算法,更适用于钢箱梁识别场景.在试验条件下,疲劳裂纹长度测量误差控制在5%以内.     

与上升器共体的样品整形装置结构力学分析及优化

为提高钻取采样整形装置的结构性能,提出了与上升器对接被动段共体支撑的整形装置支撑方案.采用有限元法对整形装置进行模态分析、主动段过载响应分析、着陆缓冲加速度响应分析等动力学特性研究,并对整形装置结构进行改进.通过修改整形装置的支撑构架布局,缩短了丝杠顶端力传递到上升器对接结构被动段处的传力路径,有效提高了系统动态刚度.分析计算结果表明:改进后的整形装置自然频率显著提升,1阶模态达到47 Hz以上,保证了整形装置在外界动态载荷作用下的动力学响应.     

∑-△型A/D转换器中量化噪声的功率谱整形

在设计数据采集系统时, 为使采集系统前端输出信号的带宽与后端处理模块相匹配, 在建立高阶Σ-Δ调制器理论模型的基础上, 对A/D转换器中的量化噪声功率谱的整形过程进行了研究。理论分析和仿真结果表明, 结合了过采样技术的高阶Σ-Δ型A/D转换器能大大降低量化噪声。     

一种基于前馈网络的素数Sigma-Delta调制器优化设计

Sigma-Delta调制器是小数分频锁相环(Phase Locked Loop,PLL)中的关键模块,其噪声整形效果直接影响PLL的输出杂散、频率精度等性能.已有调制器均不能同时解决输出序列周期短、输出小数值无法覆盖0到1以及输出存在误差问题.针对这些问题,提出了一种新型的、基于前馈网络的素数调制器结构,使调制器的输出序列周期在任何输入值和初始值下都能达到M~3,比传统调制器增大约M~2/2倍,解决了已有调制器的输出序列周期短的问题,其中M为比2~(n_0)小的最大素数,n_0为调制器中加法器的位数.提出的调制器还保证了输出小数值能够覆盖0~1、输出无误差.仿真结果表明,得益于输出序列周期更长,提出的调制器比已有的调制器更能有效去除输出量化噪声功率谱中的毛刺,噪声整形性能更接近理想调制器.     

结构损伤识别中部分相关噪声模型

详细地讨论了噪声的来源和产生的物理机制,分析了经典不相关噪声模型的物理意义和适用范围,将测试噪声分为与信号大小无关的测试系统基础噪声和与测试信号幅值和相位有关的环境噪声两部分,提出与结构试验实际环境符合的部分相关噪声模型.计算比较了部分相关噪声模型和传统噪声模型下仿真测试信号的信噪比和方差比,并比较了其对结构振型的识别精度和损伤识别定位的影响.结果表明,所提出的部分相关噪声模型较为符合工程测试实际,而传统噪声模型未能有效模拟系统和环境噪声.     

固定位宽乘法器的量化误差补偿方法及电路实现

为了减小乘法器量化噪声对认知无线电信道检测性能的影响并节省芯片面积,提出一种高精度的固定位宽基-4Booth(FBB-4B)乘法器结构.该乘法器的截断部分被分为保留、自适应补偿和常数补偿3部分.常数补偿部分的量化误差补偿值合并到自适应补偿部分,根据自适应补偿部分进位状态的编码产生自适应量化误差补偿值,并设计了补偿进位生成电路.相较于截断部分全部采用自适应补偿的乘法器,FBB-4B乘法器的自适应补偿部分所包含的部分积位数较少,使得自适应补偿部分的量化误差减小,从而提高了该乘法器的精度.仿真实验表明,FBB-4B乘法器的精度比其他同类乘法器的精度提高了约13%,比理想基-4Booth乘法器的面积减少了30%左右.