面向自重构系统的软硬件协同透明编程模型

可重构计算系统设计中把计算密集的代码用硬件加速器实现以提高系统性能已经成为一种常用的方法。但是在包含硬件加速器的系统中,程序员要了解硬件加速器的实现细节,控制硬件加速器的配置、软件和硬件模块之间的通信,这种不透明的编程方式影响了系统开发效率。本文提出了一个对程序员透明的软硬件协同编程模型,程序员可以像调用一个软件函数一样去使用一个硬件加速器,而把硬件加速器的配置、软硬件通信等操作交给操作系统和辅助硬件控制器实现。同时,该编程模型采用自重构技术即由嵌入式处理器控制完成动态重构,可支持动态调用多个硬件函数,使得多个硬件加速器可以分时复用硬件资源,从而提高系统资源利用率。     

可配置并行HEVC去块滤波VLSI设计

提出了一种滤波单元数可配置的HEVC去块滤波器VLSI结构。通过对HEVC的去块滤波算法分析,针对滤波块间相互独立进行滤波的特性,设计了滤波单元数可配置的并行结构。该结构将滤波单元设计成基本单元,数量可调节。在提高了吞吐率和计算效率的同时,解决了VLSI设计中面积过大的问题。并设计了转置模块,有效地对数据进行调整,以提高流水线运行效率。在SMIC 0.13μm工艺库下,进行逻辑综合,滤波单元采用4个,系统总门数为59.7K。在时钟频率300MHz下,可处理3840×2160@33fps的视频序列。     

可进化可重构图像滤波器的设计

设计了一种新型的可重构、可进化图像滤波器.可重构电路采用了一种全新的可配置电路网络结构.该结构将功能运算单元以Benes拓扑结构互联,取代现有的MUX加功能运算单元的结构,使其具有更多条输出路径,更多运算单元参与到了进化中以提高进化效率.在运算单元设计方面,利用FPGA中特有的丰富LUT逻辑资源优势,设计了一种仅通过LUT配置码来控制其功能的P运算单元,节约资源且扩充了运算单元可执行的功能选项.借助于模拟退火遗传算法,通过对可重构电路配置码(基因)的不断改进和优化,该滤波器可以很好地滤除图像中的高斯噪声和椒盐噪声.实验结果表明:经过100万代进化,对于高斯噪声,噪声图像的平均每像素误差Mdpp=32.11,滤波后Mdpp=16.74,滤波质量优于一般高斯滤波器和现有的MUX加功能运算单元的可进化滤波器;对于椒盐噪声,噪声图像Mdpp=6.22,滤波后Mdpp=3.44,有效滤除了噪声.     

基于FPGA实时处理的视频信号滤波模块设计

以Xilinx公司生产的FPGA芯片XC4VSX25及其开发系统为实验平台,针对TVP5150视频解码器输出的ITU-R BT.656格式数据,采用帧内滤波方法,通过VHDL硬件语言设计空间域滤波器,实现视频灰度信号的实时提取,并对每帧视频数据在二维空间内进行滤波与处理,这种方法可用于实时处理要求较高的场合。     

应用于H.264/JVT/AVC中的解块滤波结构的算法实现

根据H.264/JVT/AVC的要求,设计了一个有效的解块滤波的硬件结构.我们使用具有可配置数据通道的8×4 8-b it移位寄存器来提供滤波器(并行输入,并行输出的F IR滤波器)所需要的水平和竖直方向上的数据,设计了两个SRAM片,一个存放当前图像数据,另一个存放相关联的数据.在0.25微米技术下的综合结果是:19.1K门(不包含96×32和64×32的两个SRAM),100 MH z.此硬件结构也可以完成720 p,30 MH z的滤波要求.     

基于窗结构和巴切奇偶排序的中值滤波器硬件设计与实现

数字电路设计中值滤波器时,面积和速度上的考虑非常重要.面积上要求使用的逻辑资源尽可能少;速度上则要求系统能在较高时钟频率上工作,并用尽可能少的时钟周期完成1帧滤波或进行实时滤波.设计的新型中值滤波器的硬件结构为带2个Buffer的3窗结构,并用奇偶排序网络作为滤波器功能逻辑模块的理论依据,在FPGA平台上进行结构设计,使用ModelSim仿真验证了结果,最后实现了视频图像滤波.实验分析表明,设计的新型结构滤波器不但使用的逻辑资源较少,仅用了741个逻辑单元(LE),而且处理速度达到27 MHz/像素,实现了对视频图像的30帧/s实时处理.设计不仅具有一定的实用性,也为数字图像处理的硬件结构设计思路提供了参考.     

H.264编/解码器中去块效应滤波器的实现

环路滤波器是H.264视频编码标准的一个重要选项,在去除编码带来的块效应的过程中起着重要的作用.文章提出一种针对H.264/MPEG-4 AVC标准的高性能低复杂度的去块效应滤波器结构,在此基础上进行仿真实验,实验结果表明,去方块滤波在提高图像质量上效果显著.     

基于FPU的高速卡尔曼滤波器公式推导法硬件设计

基于卡尔曼滤波器的传统硬件实现方式, 根据滤波模型和矩阵运算, 将滤波公式进行推导和化简, 然后利用“自底向上”的设计思路, 设计滤波公式需要的底层FPU (float point unit), 从而实现整个卡尔曼滤波系统。以这种方法设计的卡尔曼滤波器, 不仅摆脱了传统实现方式对于平台的依赖性, 增加了系统的可移植性和应用范围, 并且滤波速度比传统矩阵运算法有明显提升。对于匀加速滤波模型, 给出公式推导法和矩阵运算法的详细数据对比, 采用该方法设计的卡尔曼滤波器, 滤波精度保持原来的水平, 滤波速度提升为传统矩阵运算法的2.1 倍。     

可配置高速二维卷积处理器设计与Gabor滤波应用

针对具有多种大尺寸卷积内核的Gabor滤波器组,设计了可配置二维卷积处理器来实现硬件加速。该处理器利用FPGA(field programmable gate array)内部逻辑资源构建具有多级流水线的二维卷积运算单元,并通过子块分割及重组来支持任意尺寸的卷积运算。使用高级语言对其控制器编程来实现对卷积运算单元及数据流的配置,从而实现Gabor滤波。实验表明:使用EP2C70F896C6型FPGA工作在75MHz,对于120×90像素的灰度图像计算五尺度八方向Gabor滤波(最大尺寸为41×41像素,系数为复数)总耗时28.8ms。     

一种高效并行处理结构的H.264去块滤波器(英文)

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9·6%~74·4%,有效地提高了处理能力。     

面向 HEVC 的高效插值滤波 VLSI 架构设计

为满足 HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求, 提出了一种 面向 HEVC 的高效率分像素插值滤波 VLSI(Very Large Scale Integration)架构设计。 在 HEVC 标准分像素插值算 法的基础上, 构造高并行度和流水线的插值滤波 VLSI 架构; 利用滤波器系数反转对称性, 设计可复用 8 阶滤 波器结构, 以减少滤波器硬件面积; 在传统的单输入通道插值器的基础上, 设计两路并行的 8 输入插值器, 以 提高数据吞吐量。 实验结果表明, 该设计能在频率为 34. 2 MHz 下完成 1 920伊1 080@ 30 帧/ s 视频解码需求, 同时, 能够满足 3 840伊2 160@60 帧/ s 视频的实时传输。     

一种高效并行处理结构的H.264去块滤波器

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9.6%～74.4%,有效地提高了处理能力。     

基于快速边界强度判定的H.264去块滤波新算法

在H.264/AVC标准中,去块滤波是提高图像质量和压缩效率有效手段,但其计算复杂度所占时间极大.在整个滤波过程中,边界强度(Bs)的计算复杂度的计算时间几乎占90％,在重点分析H.264的去块滤波的Bs判定准则之后,提出一种基于快速Bs判定的H.264去块滤波优化算法(FF算法).通过实验数据分析,FF算法能够有效地确保视频序列的编解码质量,并比JM中基准算法降低了近50％的Bs判定时间及近20％的滤波时间;与其他改进滤波算法相比也有自身优势,因此,FF算法能够有效地降低去块滤波中的计算复杂度,有助于视频序列实时传输的实现.     

基于时域递归滤波的动态数字图像降噪

根据时域递归滤波的原理,得出递归滤波的本质就是加权平均的低通滤波器,以及滤波系数与信噪比改善和拖影时间之间的关系曲线.分析了递归滤波算法用于降低数字动态图像随机噪声的优缺点,并结合自适应控制理论,提出解决滤波中拖影问题的方法.在此基础上,设计了相应的基于FPGA的硬件及软件,取得了预期的试验效果.     

视频编码去像虚块的运动补偿新算法

超低码率视频压缩边界上出现的明显的不连续灰度即像虚块，影响了视频序列的压缩上界，限制了它的应用范围。为减轻或消除像虚块的影响，本文针对运动视频图像的特点，在经典的去块滤波算法基础上，对编码器结构和滤波特性加以改进。算法中使用了重叠运动补偿和方向滤波联合处理的方法，操作简捷，移植性好。理论分析和试验仿真都证明了本文方法能够获得比标准算法更好的重建结果。     

基于自适应非局部均值滤波的图像去块算法

针对传输和存储中原始图像被JPEG和MPEG等标准进行压缩而产生的块效应，提出了一种图像去块算法.该算法选取非局部均值滤波作为框架，并通过机器学习来确定和优化参数，使得非局部均值滤波可以做到自适应处理.结果表明，该算法去块效果优于目前最新的形状自适应滤波法和维纳滤波法.     

汽车转弯自动照明控制系统数据采集滤波方法

为了减少汽车转弯自动照明控制系统数据滤波处理中的延时,在滑动中值滤波方法基础上,提出了一种带补偿的限幅滑动中值滤波算法,通过补偿的方式跟随信号的变化趋势。该算法通过2个步骤完成滤波,先对数据进行带补偿方式的限幅处理,再进行滑动中值滤波处理。该算法综合了滑动中值滤波法的实时性以及限幅滤波法对偶然性干扰滤除的有效性,实现更准确的滤波。仿真与实测结果表明,与滑动中值滤波方法相比较,改进后的算法滤波能够实时地滤除数据中的干扰,处理时间可减少62%,滤波效果较好,且速度信号的数据滞后时间较短,实时性较高,满足系统设计要求。