卷积码及其维特比译码算法的软件实现

提出了数字通信系统中在信道受到干扰时信道译码器检测或修正解调器送来错误信息的一种软件实现方案，该方案应用VisualC 6.0软件技术实现了卷积编码器和维持比译码器功能，它不仅译码算法简单，易实现，而且可以得到较大的编码增益，具有良好的纠错编码功能，是一种软件方法的前向纠错编码技术，实验结果表明：应用软判决维持比译码算法时的误码率低于应用硬判决算法的误码率，一般要比硬判决算法多大约2dB的增益；约束长度越大误码率赵低，译码性能越好，在码率和约束长度不变时，硬判决算法的执行速度比软判决算法快。目前，该方案已应用于高精度网络彩色激光打印机，并获得好评。     

一种新型分组卷积码

针对固定长度报文的差错控制,设计了一种新型分组卷积码,它结合了分组码和卷积码的优点,具有高传输效率、低时延及高可靠性的特点。介绍了分组卷积码的基本思想,给出了分组卷积码的生成矩阵和校验矩阵,并通过编译码例子展示了分组卷积码的整个编码和译码过程;对传输效率及误码率性能进行了分析;通过计算机仿真,比较了分组卷积码和传统卷积码的误比特率。结果表明:与传统卷积码相比,分组卷积码具有更高的传输效率,而误比特率基本相同。     

数字通信中卷积码Viterbi译码算法的研究及软件实现

介绍了数字通信系统中一种卷积码为特比译码的软件实现算法,在CCS环境实现了(2,1,7)卷积码Viterbi译码功能,在程序实现中充分利用了卷积码的特性,运用网格图和回溯以得到译码输出。     

基于CCSDS标准的串行级联卷积码高速并行译码方法

针对CCSDS标准中串行级联卷积码（SCCC）的自适应编码调制方式的定义,分析比较了Log-MAP算法和基于乘性修正的Max-Log-MAP算法的译码性能和实现复杂度;提出了一种可支持多种编码方式的通用、低复杂度、高编码增益的并行译码方法.基于FPGA硬件平台进行原理验证,实现了一个可同时支持8种编码方式的高速并行、高吞吐量、低时延的SCCC译码器,译码器最高吞吐量可达300 Mbit/s.      

神经网络在移动信道卷积码译码吕的应用

分析运用误差反向传播（EBP）多层感知器神经网络（NN）方法来进行卷积码译码的可能性，仿真结果表明：当涉及的码字位于译码窗口中间时，其性能最佳，而且即使考虑大的窗口性能也不会提高，当神经网络规模较大时，神经网络体现出自适应，冗余余错性，窗口宽度等于3的系统最小，所以该系统是值得推荐的系统。     

(2,1)卷积码纠错能力的探讨

卷积码既能纠正随机差错也能纠正一定的突发差错。在《移动通信》课的教学中,为便于理解卷积码的编码和纠错原理,举例说明了一种约束长度k=2的(2,1)卷积码的编码器和解码器,教材指出这种卷积码能自动纠正连续4个比特范围内的一个差错。本文针对这种卷积码的解码器结构,通过具体的译码过程分析,指出其不能自动纠正连续4个比特范围内任意位置上的一个差错。     

神经网络能量函数在卷积码译码算法中的应用

文章分析了神经网络在信道编码领域的应用 .利用神经网络的退火算法 ,建立了新的基于 Hopfield神经网络的能量函数 ,借助卷积码的栅格 ( Trellis)图和新的能量函数提出了一种卷积码译码算法 ,仿真结果显示新的译码算法和最大似然 ( ML)译码算法的性能相似 ,该译码方案复杂度降低 ,易于软件实现     

LTE系统咬尾卷积码的概率-代数联合译码算法

充分利用咬尾卷积码编码器的线性信息,将WAVA这种概率译码同代数译码算法进行级联,得出一种新的复杂度较低的概率-代数联合译码算法,经仿真得出,该算法使得咬尾卷积码的纠错性能较单一概率译码获得进一步提升。     

结合卷积码技术的优化水印体制的实验分析

提出了一种结合卷积码技术的DCT域数字图像水印体制，并给出详细的分析结果。实验表明，选择合适的卷积码运用于水印体制能缓解水印体制的隐藏容量与鲁棒性之间的矛盾，并能抵抗大多数恶意攻击。     

卷积码的一种代数描述

模仿线性分组码,从简单的(n,1,m)卷积码生成矩阵入手,引入(n,k,m)卷积码的生成矩阵.     

用MSP430实现(2,1,4)卷积码编码及Viterbi译码

介绍了一种利用TI公司的超低功耗单片机MSP430实现由(2,1,4)卷积码生成的最佳增信删余码(Punctured Codes)的编码与其Viterbi译码的技术.首先简要介绍了由(2,1,4)卷积码生成的最佳增信删余码的编码原理与解码方法,其本质上是为了降低码率和冗余信息而牺牲码的性能的一种做法.译码采用了Viterbi算法.本文的目标是尽量用较快的速度、较少的硬件资源达到用单片机来实现卷积码的编码与Viterbi译码.在本文中详细介绍他们的实现方法.     

结合卷积码技术的优化水印体制的实验分析

提出了一种结合卷积码技术的DCT域数字图像水印体制,并给出详细的分析结果.实验表明,选择合适的卷积码运用于水印体制能缓解水印体制的隐藏容量与鲁棒性之间的矛盾,并能抵抗大多数恶意攻击.     

神经网络在移动信道卷积码译码中的应用

分析运用误差反向传播 (EBP)多层感知器神经网络 (NN)方法来进行卷积码译码的可能性 .仿真结果表明 :当涉及的码字位于译码窗口中间时 ,其性能最佳 ,而且即使考虑大的窗口性能也不会提高 .当神经网络规模较大时 ,神经网络体现出自适应、冗余容错性 .窗口宽度等于 3的系统最小 ,所以该系统是值得推荐的系统     

用MSP430实现（2，1，4）卷积码编码及Viterbi译码

介绍了一种利用TI公司的超低功耗单片机MSP430实现由（2，1，4）卷积码生成的最佳增信删余码（Punctured Codes）的编码与其Viterbi译码的技术。首先简要介绍了由（2，1，4）卷积码生成的最佳增信删余码的编码原理与解码方法，其本质上是为了降低码率和冗余信息而牺牲码的性能的一种做法。译码采用了Viterbi算法。本文的目标是尽量用较快的速度、较少的硬件资源达到用单片机来实现卷积码的编码与Viterbi译码。在本文中详细介绍他们的实现方法。     

基于AWGN多次迭代的Turbo码与卷积码性能比较

分析了卷积码及由其发展出的Turbo码的编码原理,给出了这2种编码方法的结构特征和最大后验概率(MAP)的译码算法;分别对卷积码和Turbo码进行仿真,得到在码长1024尽可能多的迭代次数情况下的Turbo码误码率(BER)曲线和采用维特比译码方法的卷积码误码率曲线.通过比较2种编码方法的仿真结果验证了Turbo码编码和译码系统的性能比传统的卷积码系统性能优异的结论,提出并描述了尽可能多次迭代的Turbo码对卷积码在性能上的具体优势.     

基于SPW的编织卷积码的仿真实现

SPW是一个先进的通信系统建模、仿真工具,它具有非常灵活的自定义模块能力.编织卷积码是一种高效的纠错编码,具有比Turbo码更强的纠错能力.在介绍了编织卷积码原理的基础上,将编织卷积码封装为自定义模块,并在SPW环境中对编织卷积码在AWGN信道下的性能进行了仿真,仿真结果表明编织卷积码的性能与系统帧长、编码器个数有较大的关系.     

基于(2,1,N)卷积码的网络丢包纠错方法

在无质量保证的网络环境下,网络拥塞引起的数据包丢失可能会导致服务质量的急剧下降.提出一种基于(2,1,N)卷积码的网络丢包纠错方法,给出相应的纠错算法.通过对比在不同的信噪比条件下卷积码的纠错能力和稳定性,以及在相同信噪比的情况下对分组码和卷积码的丢包率,说明本文算法的纠错能力在低解码延迟条件下好于现有方法,能适应不同的网络延迟条件.     

关于RS码的列举译码方法中纠错数目的研究

分析讨论了RS码的Sudan列举译码方法和Gurusami-Sudan扩展列举译码方法中可纠错数目的取值范围;通过计算研究了对于在给定的RS码如何选取参数s和l,使得应用扩展列举译码方法对RS码能纠正更多的错,并确定了可最多纠错的数目。     

基于滑动窗译码的不规则原模图LDPC卷积码的构造

时延是现代通信系统的一个重要指标。滑动窗译码能够在保证性能的基础上降低时延。基于滑动窗译码提出了一种不规则原模图低密度奇偶校验(low density parity check,LDPC)卷积码的构造方法。通过对基于AR4JA(accumulate-repeat-by-4-jagged-accumulate) 的LDPC卷积码在AWGN（additive white Gaussian noise）信道下的P-EXIT性能分析发现,利用这种构造方式能够设计出多码率并且在BP译码和滑动窗译码方式下都能逼近容量限的LDPC卷积码。计算机仿真证明了基于AR4JA的LDPC卷积码性能优于规则的LDPC卷积码,而且在滑动窗译码方式下在降低至少56.7％时延的同时表现出了很好的性能。结合提出的不规则原模图LDPC卷积码的构造方法和滑动窗译码得到了一种能够实现译码时延与码字性能良好折中的码字构造有效方式。     

一种新的一步大数逻辑译码算法

本文介绍了一种新的大数逻辑译码法——准正交一步大数逻辑译码法。它克服了大数逻辑译码法存在的对码的要求过于严格,以及应用范围小的缺点。文中给出了码的准正交的定义,给出了准正交一步大数逻辑译码的基本思想、通用Ⅰ型和Ⅱ型准正交一步大数逻辑译码器的框图和译码方法,并以(7,4)循环码为例讨论了这种译码方法,结果表明,这种译码方法拓宽了大数逻辑译码法的应用范围,对数字传输有实用意义。