新疆固定资产投资与经济增长关系的实证分析

利用计量经济学方法,对新疆1978 -2009年的国内生产总值(GDP)及固定资产投资(FAI)两时间序列数据进行了单位根检验、协整关系检验、误差修正模型(ECM)分析以及Granger因果检验.结果表明:新疆固定资产投资对经济增长的拉动作用很大,短期内新疆固定资产投资增加1个百分点,GDP约增加0.895个百分点;二者之间存在着长期稳定关系和单向的因果关系.     

中国R＆D投入与经济增长的协整分析

采用时间序列动态均衡关系分析方法，选取中国1978～2005年R＆D投入与GDP数据，对中国R＆D投入与GDP变量间进行协整分析、因果关系检验和误差修正模型分析．实证结果表明，中国R＆D投入与经济增长之间存在着长期稳定的均衡关系，但这种均衡关系对当期非均衡误差的自身修正能力较弱，R＆D投入构成经济增长的充分而非必要条件．     

时间序列分析技术在GDP增长预测中的应用

综合运用了判别时间序列平稳性的方法，建立了1952-2004年中国GDP的时间序列模型。为了消除虚假回归，利用单位根方法检验了时间序列的单整阶数；在判别差分序列的平稳性之后，利用AIC和SC准则判别了时间序列模型的自回归阶数(AR(p))和移动平均阶数(MA(q))；然后用OLS法对时间序列模型的回归参数进行了估计，对估计模型进行了白噪声检验，并对通过检验的回归结果进行了分析。     

基于多重时间序列模型的城市固定资产投资与GDP的动态关系

针对固定资产投资与GDP动态关系的研究,首先采用Granger Causality Test确定固定资产投资与GDP存在因果关系,建立了固定资产投资与GDP的多重时间序列模型,并用Q统计量检验模型的适应性;对模型分析得出,固定资产投资会推动GDP增长,且具有4~5 a的正向滞后作用;最后,分别应用该模型和ARIMA模型预测厦门市2000—2008年GDP值,结果表明,该模型预测误差比ARIMA模型低8%左右.     

我国出口与经济增长协整分析

本文采用1952-2007年我国出口和GDP的时间序列数据,利用协整检验、误差修正模型及可变系数模型,对出口与GDP增长的长、短期关系分别进行研究。研究结果显示：①出口与经济增长存在长期稳定的关系;②短期内,LGDP的实际值会偏离均衡值,不过每年的偏离约有8．8％得到修正或清除。     

中国固定资产投资与经济增长的时滞效应分析

固定资产投资对经济增长的促进作用不容忽视,同时这种影响具有一定的滞后效应.文章选用中国1978-2014年全社会固定资产投资和国内生产总值的时间序列数据.使用协整检验、格兰杰因果检验和阿尔蒙多项式分布滞后模型等计量经济学方法,分析了固定资产投资和GDP间的线性关系.实证结果表明从长期看二者既有长期均衡关系,又有双向因果关系.而从短期看GDP受最近五年固定资产投资额影响较大.     

国内生产总值对建筑业增长影响的计量分析

建筑业产出在很大程度上受到整体经济环境影响。采用序列稳定性检验（ADF）技术、协整检验技术和误差较正模型，分析了中国过去20年间国内生产总值（GDP）增长对建筑业增长影响。发现：中国建筑业与GDP之间有长期稳定的均衡增长关系，因此长远来看，建筑业会随着整体经济增长而发展壮大。另外，我国建筑业增长相对于GDP有1－2年滞后期，GDP每增长1％，建筑业会在1－2年后增长1．5％－1．6％，所以根据目前国家宏观经济增长情况，可以预测未来短期内的建筑业大致增长状况，这对于建筑业和房地产投资有指导意义。     

财政赤字与资本外逃——基于VEC模型的经验证据(1986—2007)

采用1986-21307年时间序列,运用协整理论、误差修正模型和格兰杰因果检验,实证分析了我国财政赤字对资本外逃规模的影响。结果显示,财政赤字与资本外逃之间存在长期的协整关系,财政赤字是资本外逃的Granger原因,财政赤字的增加会加速资本外逃。其政策含义在于,可通过对财政赤字宏观经济变量的控制来抑制资本外逃。     

湖北省人均 GDP 的 ARIMA 模型及预测

介绍求和自回归移动平均模型ARIMA（p,d,q）的模型拟合方法,利用SAS统计软件实现模型的拟合。采用时间序列分析方法,对湖北省1978～2013年人均GDP的数据进行分析。通过对数据平稳性检验、模型参数检验、白噪声检验等分析,建立了ARIMA（1,1,0）时间序列模型,并对未来十年的湖北省人均GDP数据进行预报。     

改进的动态乘数—加速数模型稳定性分析

利用状态空间法对改进的宏观经济系统：动态乘数－加速数模型的稳定性进行了分析,得出了该模型渐近稳定的充分必要条件。     

带有消费因素的生产函数P(L,K,C)

本文从理论上分析了柯布道格拉斯生产函数与投资加速理论及消费函数理论的关系,导出了生产函数P(L,K,C),分离了技术进步中的稳定因素,并使用中国34年的数据进行了统计验证。     

投资倾向对产业产出的影响作用研究

通过变结构控制动态投入产出模型,建立投资倾向与产业产出之间的数量关系,可以把投资倾向和产业产出动态发展过程联系起来。最后,依据计算结果分析了投资倾向在我国三次产业产出发展中的重要作用,并提出了利用投资倾向调控我国产业结构的新思想。     

提高"强光一号"驱动Z箍缩负载电流的研究

“强比一号”加速器是目前国内输出功率最大的一台组合式多用途高功率强流脉冲电子束加速器。在该加速器上开展高功率Z箍缩产生X射线的技术研究时,需要调整提高“强光一号”驱动电流。主要介绍提高“强光一号”加速器输出电流的理论与实验研究。建立了计算模拟加速器工作过程的电路模拟程序,并在模拟计算的指导下开展了大量的实验研究,在短路电感15nH真空负载上获得了脉冲前沿小于100ns,峰值约3．0MA的脉冲电流,在优化设计的Z箍缩负载上得到了脉冲前沿小于100ns,峰值约2．2MA的脉冲电流．     

基于棘轮机构的安全油门踏板装置设计与仿真分析

针对特殊情况下驾驶员容易误踩油门踏板而造成交通事故的现象,分析了驾驶员踩踏油门踏板的方式,利用小球的惯性力作为误踩的评判依据,设计了一种基于棘轮机构的安全油门踏板装置。应用CATIA软件对该装置进行了三维建模,并对核心部件使用ANSYS软件进行有限元仿真分析。棘轮、前棘爪和后棘爪所受应力的最大值分别为152.1 MPa、165.19 MPa和149.82 MPa,均小于45#钢的屈服强度值355 MPa,且核心部件的应变较小。结果表明,该装置满足设计要求,能够防止驾驶员对油门踏板的误操作。     

基于POT-VaR混合模型的投资组合风险分析

在简要分析金融产品投资组合理论的基础上,尝试将超门限极值法(POT)与传统VaR模型中的方差-协方差法相结合的方式,改进传统单纯基于投资组合计算历史收益率数据的VaR模型.通过划分沪深股价前100支股指期货高频收益率数据,运用POT-VaR混合模型进行实证研究.结果表明:该混合模型可以解决收益率方差估计随时间推移的动态问题,为降低投资组合市场风险提供科学的方法,对我国期货市场投资组合风险管理提供了可靠的依据.     

反西格马负超子（Σ-）的发现前后

 因高能加速器建设滞后，中国粒子物理学科在发展早期只能开展理论研究、宇宙线观测或通过国际合作开展高能实验研究。多国合作的杜布纳联合原子核研究所的成立为中国高能物理发展创造了良机，反西格马负超子的发现更是中国物理学史上浓墨重彩的一笔。中国学者在杜布纳的系列科学成就，为此后中国亚原子物理发展奠定了重要的知识基础与人才基础。     

用于AMS的RFQ加速器能散问题研究

将 RFQ 作为加速器质谱系统(AMS)的加速器是AMS小型化的一条可能途径,减小 RFQ 加速器的输出束流能散是实现这一途径的关键.对 RFQ 加速器成形段部分对束流输出能散影响的分析表明,在减小调制系数、极间电压、同步相位,使各参数匹配的同时,适当地增大纵向聚焦力可显著降低 RFQ 输出束流能散.利用变参量 RFQ 动力学模拟程序 RFQDYN 进行模拟优化,得到输出束流能散为0.4%的 RFQ 加速器物理设计.     

静电加速器真空度的检测与安全防护

设计和调试了一套静电加速器真空度检测和控制装置.该装置能够在计算机上显示当前真空度,可以设置合适的安全气压.当真空腔体内气压大于安全气压时,它可以自动关闭加速器电源,从而保证静电加速器安全可靠地工作.     

基于加速引擎的防火墙部署方案

文章提出一种提升防火墙数据吞吐量的新方法,引入一台加速引擎的设备,通过实时学习模仿防火墙的安全策略,协同防火墙共同处理网络数据包,降低需要防火墙处理的数据包数量,克服了传统防火墙易于产生性能瓶颈的问题;同时基于Linux/netfilter实现了一个原型系统,并验证了该方案的有效性和可行性。     

Design and realization of a high productivity cluster-based network application reconfigurable accelerator board

Improving processor frequency to strengthen massive data processing capability will lead to incremental server marginal costs and bring about a series of problems such as power consumption, management complexity, etc. Based on the field programmable gate array (FPGA), TCP offload engine (TOE), zero-copy and other key technologies, this paper describes the design and realization of a reconfigurable accelerator board. In this board, TCP/IP protocol will be moved to high-speed reconfigurable accelerator board. The packets will be labeled according to the protocol and submitted to the upper data processing software after IP-quintuple filtering in hardware. Reconfigurable accelerator board obtains higher performance speed-up compared with ordinary NIC card.