直接数字频率合成技术在跳频通信中的应用

介绍了跳频通信（FH）和直接数字频率合成器（DDS），分析了将直接数字频率合成器应用于跳频系统的方法和问题。     

减少1kHz分辨率频率合成器换频时间的研究

本文介绍一种1kHz 分辨率的频率合成器,该合成器可用于跳频电台,本合成器采用了数字鉴频鉴相器和吞脉冲技术,实现了在整个调频波段1kHz 分辨率的单环锁定.在此基础上提出了3种具体减少换频时间的措施,尤以独到的改变鉴相频率的方法,在不增加任何电路配制的情况下,大大缩短了换频时间.     

数字锁相频率合成器在移动通信中的应用

对数字锁相频率合成器的组成进行了介绍，对脉冲吞除技术进行了详尽的分析和阐述。在此基础上，对基于脉冲吞除技术的数字锁相频率合成器的组成以及吞脉冲程序分频器的工作原理作了详细的分析，着重介绍了数字锁相频率合成器在移动通信和跳频通信中的应用。     

L波段跳频频率合成器

直接数字式频率合成器具有频率分辨力高，相位噪声低，频谱好的优点利用该优点与倍频链相结合，成功设计了一实用电路，解决了单用DDS技术工作频率偏低的缺陷．满足了工作频率高，跳交频带宽，具有高精度频率分辨力，频谱质量好的要求．该电路应用芯片从AD9854完成L波段跳频频率合成器方案的设计．具有结构简单，体积小，工作稳定可靠，使用维护方便的特点．     

一种可实现快速跳频的新型频率合成器

提出了一种可实现快速跳频的频率合成器－直接数字式频率合成器，它具有与密集的通道间隔相适应的极快的频率转换速度、高精确频率分辨力、低相位噪声和高频谱纯度等重要特点，可用作扩频通信，遥测遥控及仪器仪表等系统的理想信号源。     

直接数字频率合成及其研究

直接数字频率合成器具有频率分辨率高、变换速度快、易于集成等优点，特别适合在移动通信和跳频扩频通信中使用。本文分析了直接数字频率合成技术的特点和频谱特性，并探讨了在通信系统中的应用方案。     

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案,控制单元采用TI公司的DSP芯片TMS320C31,将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来,获得了更高的频率合成性能,其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处）,杂散电平小于-60dB。     

一种智能化锁相环频率合成器

面向移动通信系统设计了一种智能化锁相环频率合成器，运用了吞脉冲技术和锁相技术等技术，该频率合成器输出频率：１３８．０２５－１６７．０００ＭＨｚ，以２５ｋＨｚ为频道是隔，覆盖频道数可达１１６０个，具有较高稳定度，采用单片机对频率合成器进行运算和控制，可实现置频、取频、空闲频道搜索、纠错等功能。     

基带跳频多频带OFDM超宽带系统频率同步算法

针对标准多频带正交频分复用超宽带系统,提出基于基带跳频的多频带实现方案,避免使用复杂的频率合成器,简化了硬件复杂度.研究分析基带跳频机制下频率偏差对系统的影响,进而提出基于前导训练序列的载波频率同步算法及基于频域相位均衡结合时域预修正的采样频率同步算法.仿真表明,基带跳频机制下所提出的频率同步算法性能良好,且具有较低的复杂度.     

双向多路快跳频载波发生器的设计与实现

混合跳扩频系统中跳频载波的质量主要由跳速、带宽决定,对系统的性能有着直接影响.对于跳速每秒钟几万跳、跳频带宽几百兆的混合跳扩频系统,利用传统单向跳频的方法进行设计时,会占用大量的硬件资源,影响系统其他部分设计.针对此问题,本文提出一种双向多路快跳频载波产生方法,通过多路并行直接频率合成器技术(direct digita...     

宽带快速跳频频率综合器的设计与实现

具有高稳定高频率转换速度的宽频带频率综合器是现在电子战系统的关键技术之一。采用最新的直接数字频率合成技术作为频率综合器的频率源可产生高速、高稳、高精、低噪的参考频率,使用倍频器提升频率和带宽,用高速DSP作为伪码计算和控制字发生器以及FPGA作为系统控制核心,可设计出一款跳频速度很快的宽带跳频频率综合器;还给出了高速PCB板设计的关键技术。     

一种X波段宽带快速跳频频率源

针对快速跳频和低杂散的要求,提出一体化频率源设计方法,综合考虑了高速鉴频鉴相、大环路带宽设计和系统级直接数字合成(DDS)频率规划.利用这种设计方法,采用DDS激励快速锁相环(FL-PLL)结构,成功设计并实现了一种宽带快速跳频X波段频率源.实测结果表明,其输出频带为10.5～11.5 GHz;在极端1 GHz频率跳变条件下,正向跳频时间为0.42μs,负向跳频时间为0.30μs;无失真动态范围为—61.3 dBc;相位噪声为—100dBc/Hz@1kHz;最小跳频间隔为12 Hz.     

适用于多种无线通信标准的宽带CMOS频率综合器

采用小数分频锁相环路、正交单边带混频器和除2除法器设计了一款全集成CMOS频率综合器,以满足多种无线通信标准的要求.提出基于双模压控振荡器（DMVCO）的频率综合器架构,一方面能够通过除2除法器覆盖3GHz以下的无线通信频段,另一方面DMVCO自身又替代了额外的多相滤波器来抑制混频器引入的镜像杂散.频率自动校准电路能对压控振荡器的频率进行快速、准确的校准.频率综合器采用TSMC 0.13μmCMOS工艺进行设计.仿真结果表明,在输出频率为900MHz时频偏在0.6MHz处,频率综合器的相位噪声为-122dBc/Hz;在功耗不大于56mW的情况下,频率综合器实现了0.4～6GHz的频率覆盖范围.     

基于AD9959的高速跳频频率综合器的设计

AD9959是一款四通道的直接数字频率合成器,可以产生精确度很高的同频同相的信号,而且各通道之间有着良好的隔离性．根据这个特性可以设计一款具有超高的频率转换速度、精确的频率控制、极低的系统和相位噪声的高稳定度的频率综合器．既可以作为跳频雷达或者跳频电台的信号源,也可以作为一般的高精度信号源使用．     

用于超小型快速截获接收机的频率合成器

该文针对超小型快速截获接收机的需求，研究了锁相式频率合成技术，采用宽带锁相环和电压预置法来提高频率捷变速度，同时，采用带阻滤波器，相位补偿电路来改善宽带锁相环的杂散性能和稳定性。     

基于MC145159的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.     

基于Multisim10的频率合成器仿真与实现

介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

多环锁相频率合成器的设计

本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成（DDs）环路和锁相频率合成环路（PLL）组成。充分利用两个不同环路的优点．既保证了高的输出频率,又得到了较高的频率分辨率。