16位循环冗余校验码(CRC)的原理和性能分析

CRC是一种数据通信中广泛应用的检错方法,文章从编码的数学原理出发,分析了CRC的编码本质、生成/校验矩阵、最小码重等参数,推导了编码应用中的检错概率、漏检错误概率结论,给出了利用CRC纠正单比特错误的实现算法和仿真性能。     

基于FPGA的PCM基群设备串行通讯CRC校验的实现

在2048kbit/s的PCM基群设备中采用CRC校验方案,可实现准确的串口通信,选用Altera公司的cycloneⅡ系列的EP2C8Q208C8芯片,实现基群设备中CRC串行通信的接收、发送和接口控制功能,采用verilog语言实现CRC算法,并用QuartusⅡ软件平台进行多字节校验仿真,最终下载到芯片上实验,实验结果与理论分析一致,提高了PCM基群设备通信的速率和可靠性.     

实现基于FPGA的硬件算法加速器

目的通过具体的方法和示例,说明使用FPGA来实现硬件算法加速是一种较好的方法。方法通过采用FPGA实现CRC算法的硬件加速器与采用传统的软件优化相比较,说明FPGA的优越性。结果基于FPGA的硬件算法加速器,既可提高系统的计算能力,也可节约成本,缩小系统体积。结论根据目标系统的功能需求,使用FPGA来实现硬件算法加速是一种有效、简便、经济的方法。     

用FPGA实现曼彻斯特编解码

使用MAXPLUSⅡ和FPGACompilerⅡ软件及VHDL硬件描述语言 ,采用自顶向下设计方法设计曼彻斯特编解码器 ,每帧数据包括同步字、有效数据和冗余校验位三部分 ,最终在Altera公司的FPGA芯片EPF1 0K1 0LC84 4进行验证 .实验结果表明 ,FPGA能很好地实现曼彻斯特编解码器 ,而且该编解码方式具有抗干扰能力强 ,传输速率高等优点     

基于微处理器的CRC快速实现

CRC检错码以其优越的检错性能,被广泛应用在控制系统中,用来保证上下位机之间信息的传输可靠性,对实时控制系统而言,其编译码处理速度非常重要.随着计算机和微处理器运算速度的提高,价格昂贵的硬件检错技术正在被软件处理技术所替代,文献中作者通过预置编码查表方式提出了一种CRC编译码的快速实现方法.本文分析了一种基于字节查表和运算结合的CRC编译方法,具有占有存储空间少、实现简单和实时性强等特点,适用于远程数据采集系统和控制系统.     

基于循环冗余校验码的差错控制分析与实现

在高速数字通信网络中,由于噪声干扰、瞬时中断等原因,导致信号在传输过程中不可避免地会产生误差.为了确保数据在传输过程中的可靠性,可在数据传输过程中引入差错控制策略来检查和纠正差错.循环冗余校验码是目前被广泛采用的错误校验编码,分析了基于循环冗余检验码的反馈重发式差错控制策略,给出了采用硬件和软件分别实现循环冗余校验的可靠途径.     

CRC校验的软件实现

数据通信技术是计算机网络技术发展的基础,已经成为现代生活中必不可少的一部分.但通过通信信道传输的数据往往会有差错的产生,而且差错的产生是不可避免的,我们的任务是分析差错产生的原因与差错类型,研究检查是否出现差错及如何纠正差错.循环冗余码(CRC)是目前应用最广的检错纠错编码方法之一.本文介绍了CRC校验的原理及其算法实现.     

深亚微米并行CRC32编码芯片的设计和实现

在分析CRC编码算法的基础上,从传统的串行编码算法着手,推导出适合高速通信的并行算法,通过FPGA(现场可编程门阵列)验证确保算法代码的逻辑功能正确;采用中芯国际simc18(180 nm工艺库)实现了并行CRC32编码芯片的设计.该设计具有编码速度快、占用资源少、低功耗、易于量产等优点.     

用C#实现CRC校验

简要介绍了数据通信中CRC校验的基本原理和常用算法 ,给出了一种用查表法实现多种CRC计算的通用C #源代码 ,并说明了采用查表法计算CRC时某些值得注意的问题。     

IEC60044-8标准中CRC校验码的一种简化实现

IEC60044-8是国际电工委员会制定的电子式电流互感器的标准草案。文中简要论述了IEC60044-8标准草案的链路层规则及所采用的CRC码的基本原理和简化查表算法的实现，并给出了实现此算法的C语言程序。     

CRC编码算法研究与实现

目的研究CRC编码中模2除法运算的规则,解决CRC编解码过程中的延时问题。方法对CRC编码中模2除法进行变换,得出一种无延时、简单、实用的编码算法。结果采用Verilog语言设计一个经过验证的16位无延时的CRC-16软核。结论该软核可直接应用到具有CRC-16校验电路的收发器中。     

基于FPGA的循环冗余校验模块的设计

通信的目的就是要将发送端的信息及时准确地送往接收端,因此要求通信系统传输的消息必须可靠。为了解决可靠性问题,通信系统必须进行差错控制。本文详细阐述了一种差错控制方法——循环冗余校验码的编码和错误检测原理,给出了基于FPGA的冗余校验码生成模块与接收模块的设计方法。     

基于MACHXL的CRC编码和校验电路的实现

本文介绍了基于MACHXL的CRC编码和校验电路的设计和实现,阐述了CRC编码方法和校验的基本思想,进而阐明了CRC编码和校验的CPLD电路的具体实现。     

基于FPGA的数字钟设计与实现

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.     

循环冗余校验CRC的分析及硬件实现

为保证数据传输的正确性,需要对通信过程进行差错控制.循环冗余校验CRC由于编码简单、误判概率低,在通信系统中得到了广泛的应用.介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了CRC编码程序,给出了应用于通信系统中的仿真结果.     

基于CDT远动规约的CRC检错码的分析及实现

详细介绍了实际中经常用到的一些差错控制方法,提出了一种基于CDT远动规约的CRC计算原理及实现方法,并给出了CRC检错码在8051单片机中软件实现的源代码．与目前采用的查表法比较,不需要存放余数表的高速存储器,减少了时延,从而达到提高传输效率的效果．     

CRC在数据通信中的应用及其软件实现

论述了 CRC 校验的数学原理及其在数据通信中的应用,分别给出了用单片机8031的汇编语言实现和用 BASIC 及 C 语言的高级语言实现 CRC 校验的程序。并阐述了 CRC 校验技术在数据通信及其计算机数据存储中的应用。     

USB规范中CRC的原理与实现

介绍了USB规范中循环冗余校验(CRC)的数学原理和算法实现,给出了具体的示例.     

USB2.0中CRC码的并行算法及硬件实现

基于CRC检错原理，针对USB2．0协议规定的要求，研究了一种通用的CRC16并行算法及硬件实现。该方法适用于不同的CRC生成多项式和不同的并行度，尤其对并行度大于8位的高速系统的CRC计算。与常用的串行算法及查表法相比，该方法使电路的硬件实现比较容易，提高了电路对数据的处理能力，减小了时延，具有现实性及优越性。     

基于FPGA的数字锁相环的设计与实现

本文介绍了当前广泛应用的数字锁相环的原理和基于FPGA的设计与实现方法,阐明了其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。