极化码串行抵消译码算法的改进设计

极化码是基于信道极化(Channel Polarization)现象,首次以构造性的方法逼近信道容量的码。尽管极化码的编码和译码都具有较低的复杂度,但在中短码长时,极化码的性能并不理想,甚至不如LDPC和Turbo码。针对这一问题,提出了一种采用CRC作为内码,并与极化码级联的方案。与现有方案不同的是算法在译码时仅对内码位之间的位采用列表译,从而获得较低的译码复杂度。从仿真结果看,算法在BEC信道下可以显著地提高极化码的性能,并接近最大似然译码的性能;在AWGN信道下可以获得0.5dB的性能改善。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验 (quasicyclic low density parity check, QCLDPC) 码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9 216、码率为1/2的准循环LDPC码译码器。FPGA（field programmable gate array）实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA(field programmable gate array)实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

基于LTE-QC结构的速率兼容LDPC码优化构造方法

LDPC码是低密度的线性分组码,此种码的低密度特性使其具有逼近香农限的优良性能,从而成为纠错码研究的热点.对LDPC码的速率兼容构造进行系统的分析和研究,在此基础上进一步研究了速率兼容LDPC码的编/译码算法以及构造,并以IEEE802.16e协议规定的LDPC码为基础,用一种基于树形结构的短环检测方法进行短环检测,并且对其中的六环进行处理,得到一种经过短环结构优化的LTE-QC-LDPC码,同时给出了在AWGN信道下使用BP译码算法的误码性能仿真图.研究和仿真结果说明,经过六环优化后的LTE-QC-LDPC码具有很好的速率兼容特性,并且可以线性编码具有良好的误码率性能.     

可快速编码的多码率原模图LDPC码设计

原模图LDPC码的实际应用涉及到两个问题:快速编码和编码复杂性.与其他LDPC码相比,原模图LDPC码的结构适合快速解码,但不一定能够实现快速编码.现有的原模图LDPC码的编码是根据生成矩阵进行编码,因其生成矩阵不是稀疏的,所以存在编码复杂性问题,这给编码器的硬件实现带来较大的困难.为了降低原模图LDPC码编码复杂度,本文提出一种可快速编码的多码率原模图LDPC码的设计,提出的多码率原模图LDPC码不存在4环,无低码重码,其快速编码算法能够降低编码复杂性,使编码器的硬件易于实现.在AWGN信道仿真结果表明,提出的可快速编码的多码率LDPC码的误码率性能和纠错性能优于GB20600 LDPC码.     

构造速率兼容多元LDPC码的扩展方法

该文基于改进的扩展方法构造了一类速率兼容多元低密度校验(LDPC)码,其中低码率码的校验符号不仅与高码率码的码字有关,还与中间码率码的校验符号有关。构造过程涉及了掩模矩阵和基矩阵的优化设计、多元域元素的随机替换等具体步骤。该文还采用代数方法设计码的校验矩阵,进而降低了设计复杂度。所构造的码不仅具有速率兼容特性,还具有易于编译码器硬件实现的准循环结构。仿真结果表明:该码在较大的码率范围内都能够获得较好的瀑布区和平层区性能。     

删截Turbo码中交织器和删截方案的综合设计

删截是构造高码率Turbo码的主要方法，删截方案对于删截Turbo码的性能有重要影响。介绍了删截Turbo码的原理，提出了交织器和删截方案相结合的综合设计思想，设计了一种新的交织器以及相应的删截方案，并给出了该交织器的实现算法，仿真结果表明，该综合设计具有优异的性能。     

基于声波的物联网设备高效密钥提取方案

基于声波的密钥协商被证明在无线通信网络中满足物理层安全.但是,在无人工辅助的前提下,基于声波的密钥协商存在难以确保高的比特生成率和低的比特不匹配率等问题.本方案采用A律13折线量化算法,利用窗函数优化量化比特,并结合极化码纠错的信息调和算法,提出基于声波的高效密钥提取方案.在办公环境下,利用物联网设备测试了方案的有效性...     

极化码子序列编译码算法研究

针对有限长极化码由于信道极化不完全,使得部分信息比特未能在无噪信道上传输,导致无法获得理想译码性能的问题,通过对无噪的极化子信道数目与待传信息比特数目的计算和对比,提出一种极化码子序列编译码算法. 将信息比特序列按照无噪信道数目大小分为数个子序列分别送入信道,确保每一个子序列都在无噪信道上传输.仿真结果表明,极化码子序列编译码算法可以获得理想的误码性能;同时在牺牲较小的传输速率的情况下,极化码子序列编译码算法的误码性能优于传统编译码算法;且对极化码短码的误码性能的改善更加显著.     

基于改进PEG算法的多元RA码交织器设计

在理想度分布的条件下,交织器是重复累积(repeat accumulate,RA)码性能优异的关键因素.在设计交织器时,应该避免短环的存在,特别是环4,而渐进边增长(progressive edge growth,PEG)算法是一种简单有效的避免短环的构造法.将PEG算法运用到q元RA(q-RA)码交织器的设计,首先构造出无4环的校验矩阵,通过校验矩阵得到对应的q-RA码交织器.仿真了q-RA码采用设计的交织器和随机交织器时的性能,得到采用改进的PEG算法构造交织器的q-RA码性能优于采用随机交织器的码,且对于高码率的q-RA码,其性能改善更加明显.     

基于IEEE 802.16e标准中低密度校验码的码率适配设计

针对宽带无线接入标准IEEE 802.16e,提出了实用的、低复杂度的码率适配（RC）低密度校验（LDPC）码构造方案.依据标准中LDPC码校验矩阵和参数集合,采用校验位删除和校验矩阵扩展两种算法来实现码率0.1-0.9范围内动态变化的RC LDPC码,比较、分析用两种方法构造不同码率时的译码性能.仿真结果表明,校验矩阵扩展方法适用的码率动态范围明显大于校验位删除;扩展方案基本满足系统业务对码率的需求,具有良好的译码性能和较低的实现复杂度,适用于IEEE 802.16e标准中的混合ARQ等链路自适应技术.     

基于数据打孔混合ARQ方案的低密度奇偶校验码构造方法

为了在不增加低密度奇偶校验码编译码复杂度的条件下,改善数据打孔混合重传请求的系统吞吐量,给出了一种改进的矩阵构造和打孔方案,增强了校验比特的可靠度并提高了打孔译码的性能.由于每次重传接收端要做2次迭代译码,所以同时优化这2次迭代译码的噪声门限值,用密度演变算法给出了一种更加适合该协议的非规则分布.数据吞吐量的仿真结果显示,改进分布和构造的码字明显优于原有的码字.     

CRC辅助PC-polar码的新颖编码算法

针对奇偶校验极化(parity-check polar, PC-polar)码中奇偶校验码检错效率低而导致纠错性能不佳的问题,提出了一种循环冗余校验码辅助PC-polar码的新颖编码算法。用奇偶校验(PC)比特和高汉明权重的冻结比特替换低汉明权重的信息比特来优化极化码的距离谱,并结合5位循环位移寄存器优化PC码的校验函数,再在PC-polar码中加入检错效率较高的循环冗余校验(CRC)码,最后通过控制变量法确定了2种校验码的数量。仿真结果表明,该算法构造的CRC-PC-polar (CRC8, PC6)码在误块率(BLER)为10^-5时,与PC-polar码、CRC-polar码和segmented-CRC-polar码相比分别有0.4 dB、0.1 dB、0.2 dB的净编码增益。由此可知,提出的算法能够改善PC-polar码的纠错性能。     

Puncturing period on the performance of punctured turbo codes

Puncturing is the predominant strategy to construct high code rate turbo codes. Puncturing period is a crucial parameter influencing the performance of punctured turbo codes (PTC). Here we developed a new puncturing scheme of turbo codes, with which the puncturing period on the performance of PTC is studied. Consequently, suggestions on selecting the puncturing period are proposed.     

分层近似规则LDPC码的编码器设计

提出一种分层近似规则(LAR)LDPC码的构造方法及其编码器的设计方案.该方案在现有的RU算法的基础上,完全去掉了前向替换(FS)的步骤,并引入循环移位寄存器结构来处理密矩阵与向量的乘法,使其硬件复杂度从与密矩阵维数平方成正比,下降到只与其维数成正比.与RU算法相比,新方案缩短了编码器的编码延时,提高了吞吐量,还对不同码长和码率的应用具有线上重构的灵活性.仿真结果表明,分层近似规则LDPC码具有与随机构造的规则码极其相近的纠错性能,具有很高的实用参考价值.     

基于掩盖技术的非规则QC-LDPC码构造算法的研究

提出了一种基于掩盖技术的非规则QC(quasi-cyclic)-LDPC码的构造算法.仿真结果及分析表明该方法构造的非规则QC-LDPC码具有如下优点:性能优于直接构造的规则QC-LDPC码且可与随机构造的非规则码的性能相媲美;与随机构造的非规则码的误码率、误帧率相比具有较低的地板效应;由于具有准循环结构,因而可实现线性编码;掩盖技术克服了随机构造中长码长的非规则LDPC码时搜索时间较长的缺陷.     

基于AWGN信道下Turbo码的性能仿真及分析

给出Turbo码在AWGN信道下的仿真系统结构。仿真系统的Turbo编码器由2个相同的分量编码器通过交织器并行级联而成，编、译码器中所用的交织器为随机交织器，SISO译码算法采用Log—MAP算法，通过计算机仿真，对RSC结构、交织器长度、凿孔和循环迭代次数等主要因素进行分析。结果表明：由于Turbo码很好利用迭代译码方法以及香农信道编码定理中的随机性编码译码条件，在AWGN信道的低倍噪比条件下Turbo码能发挥良好性能。     

乘积码的一种新的迭代译码算法

乘积码是利用线性分组码实现长码的典范,能纠正大量的随机错误和突发错误,当以Turbo码的思想实现乘积码的迭代译码时,可获得很高的编码增益.针对乘积码提出一种新的迭代译码算法,该算法的反馈方式有别于Turbo码的传统迭代译码,是通过输出软信息与接收软信息进行线性叠加来实现的,此时子译码器的候选码字个数将大为降低,同时译码输出也无须做复杂的LLR计算,直接映射为由-1, 1组成的软输出矩阵,从而在牺牲较小性能的情况下很大程度地降低了译码复杂度.     

On the Performance of Punctured Turbo Codes

IntroductionTurbo codes, first introduced by Berrou et al.[1],have attracted the attention of many researchers for theirremarkable coding gains close to theoretical limits, yetadmitting a relatively simple iterative decodingtechnique[2]. Since then, abundant of fruitful results on theperformance of turbo codes have been published, in whicha distance spectrum interpretation was presented by [3]and a super trellis structure of turbo codes was derived by[4]. An analytical…