基于FPGA的SD转换器的设计与实现

文章提出了一种采用Altera公司的Cyclone系列EP1C6F256C8FPGA芯片设计SD转换器的硬件电路的方法,并以一个加海明窗的160阶Fir低通数字滤波器进行数字信号处理,设计经软件仿真和硬件仿真,结果表明电路性能可靠,SD转换精度较高。     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

基于matlab的切比雪夫Ⅰ型数字滤波器设计

本文利用脉冲响应不变法实现了切比雪夫Ⅰ型数字滤波器的设计,设计结果符合数字滤波器技术指标要求。     

基于Matlab的FIR滤波器设计及FPGA实现

FIR滤波器是一种被广泛应用的基本的数字信号处理部件．针对常用的软、硬件方法设计实现FIR滤波器存在的问题，提出采用Matlab的窗函数方法设计并在FPGA上高速并行实现严格线性相位FIR滤波器的方案．其可以方便地调熬滤波器的阶数和系数，适合不同场合的应用．通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案．     

基于FPGA的数字运动控制器

介绍了一种可以在FPGA上实现的直流电机控制器,主要有操作接口,反馈采样,PID运算和PWM产生等几部分构成,由于采用了光电编码器作为速度反馈转换,用PWM方式进行输出驱动,因此,不需要进行额外的A/D和D/A转换,使得整个控制器可以以纯数字的方式在单片FPGA上实现。详述了控制器的各组成部分的工作原理,并给出了采用纯数字控制的解决方法和设计上的要点。     

基于FPGA的交织器的设计与实现

运用交织技术,以现场可编程门阵列(FPGA)实现DVB系统前端的交织器.具体分析了其实现原理和工作过程,并给出了仿真的交织器输出波形,最后用特定的FPGA器件来实现.     

一种基于FPGA的高效FIR滤波器的设计与实现

该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助FPGA滤波器芯片和Quartus Ⅱ软件、Matlab软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的FIR滤波器设计方法.     

基于FPGA与Matlab的最优FIR数字滤波器设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件,针对常用的软、硬件方法设计实现FIR滤波器存在的问题,提出采用Matlab的切比雪夫等波纹逼近方法．设计并在FPGA上高速并行实现,严格线性相位FIR滤波器的方案。     

基于iSLIP算法的高速Crossbar调度器的FPGA设计与实现

首先介绍了一种公平、有效的交叉矩阵调度算法——iSLIP算法,接着提出了基于iSLIP算法的调度器的FPGA(Field Programmable Gate Array)实现,并针对调度器的核心部件——可编程优先级编码器,介绍了4种设计方案,用Xilinx公司的Spartan—S10PC84—3FPGA芯片实现。对实现结果的数据分析表明,采用温度计编码型PPE的调度器更适用于构建高速、大容量交换网络。     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

基于DSP的IIR低通数字滤波器的设计与实现

针对数据采集过程中经常会引入高频干扰,系统利用Matlab的滤波器设计工具FDAtool设计了一种IIR低通数字滤波器,求得滤波器系数。在CCS环境下编写了IIR滤波器汇编程序,并采用TI公司的定点DSPTMS320C5402作为核心芯片实现该滤波算法。滤波结果表明,滤波后通带内的信号保存完整,而高频干扰基本被滤除,滤波效果良好,具有一定的实用价值。     

用FPGA实现FIR数字滤波器的新方法

在介绍用FPGA设计FIR数字滤波器常用的正则有符号数字量（CSD）编码技术和分布式算法（DA）的基础上,提出了一种改进的实现方法.该方法根据滤波器系数的特点将滤波器分为两个部分,一部分采用CSD编码技术设计,一部分采用DA算法设计.通过Quartus2软件仿真,在Cyclone EPEC6Q240C8芯片上实现了多个FIR数字滤波器.实验结果表明：改进的实现方法在一般情况下更加节约芯片面积,且实现的FIR数字滤波器完全达到了性能要求.     

基于FPGA数字钟的设计与实现

伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性.     

基于FPGA的FIR和IIR数字滤波器的设计

数字滤波器是一种广泛采用的信号处理部件,其基本的两类FIR和IIR各有特点,而用FPGA实现可使其实时性得到满足,得到了人们的认可.本文介绍了一种在Simulink仿真后,再借助DSPBuilder将其转换可单独使用的模块的方法,该方法可使人们更方便地使用PFGA,最后还通过仿真试验证明了两类滤波器的优劣.     

基于FPGA的FIR和IIR数字滤波器的设计

数字滤波器是一种广泛采用的信号处理部件,其基本的两类FIR和IIR各有特点,而用FPGA实现可使其实时性得到满足,得到了人们的认可.本文介绍了一种在Simulink仿真后,再借助DSPBuilder将其转换可单独使用的模块的方法,该方法可使人们更方便地使用PFGA,最后还通过仿真试验证明了两类滤波器的优劣.     

反馈式数字AGC的FPGA优化实现

新的全数字式反馈自动增益控制（ AGC)算法,采用硬件描述语言VHDL进行FPGA实现, MODELSIM仿真测试实验结果表明,该新方案实现简单、速度快,具有更小的资源占用、更快的收敛速度,有效地解决了无线通信系统中各种因素（距离、信道衰减、电磁干扰等)所造成的数字信号传输问题,具有良好的工业应用前景。     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。     

数字载波发生器设计与FPGA实现

数控振荡器NCO是各种数字频率合成器DDS和数字载波信号发生器的核心部件.应用现场可编程器件FPGA进行数控振荡器的设计是一种新的技术.介绍了数字载波发生器的原理和设计思路,并使用ALTERA公司开发的新一代FPGA设计工具QUARTUSII对FPGA编程实现,给出正弦输出型DDS仿真结果.该方法已在多项遥测系统工程中得到应用.