利用FPGA实现单片简易自动量程数字频率计

文章介绍了采用新型的可编程器件实现具有10MHz量程的单片简单频率计。该频率计量程可自动切换，并采用四位数码管显示测量频率，是工科院校比较理想的简易的实验装置。文章还讨论了设计原理和主要设计方法以及对频率计的改进措施。     

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成ispLS11032-70PLCC84芯片作硬件电路，以Lattice Expert7.1作EDA设计工具，设计一种新型数字频率计，该频率计采用ABEL－HDL对其中的各部分元器件进行编程，实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围：1Hz-70MHz。该设计方案通过了软件仿真、硬件调试和软硬件综合测试。     

基于EPM240和MSP430的等精度频率计

为提高信号频率的测量精度,设计了基于EPM240和MSP430的等精度频率计,包括恒温晶振、等精度计数单元和频率计算显示单元。该等精度频率计以CPLD（Complex Programmable Logic Device)芯片EPM240T100C5和单片机MSP430F149为核心,YM1602为液晶显示模块,单片机启动CPLD完成等精度计数后读取计数值进行频率计算并显示。理论计算及实际测试结果表明,该频率计的量程为0.5 Hz～10 MHz,全程测量相对误差小于2×10^-8,满足项目中的测频要求。     

基于等精度测量原理频率计的设计与实现

以单片机为核心控制器件,采用等精度同步测量技术,设计了具有量程自动切换功能的频率计.在阐述系统工作原理和构成的基础上,对系统的测量误差进行了分析.实际测量结果表明:该频率计可以实现对频率范围0.1 Hz～30 MHz的信号进行频率测量,测量精度在0.01％以内,且不随被测信号频率的变化而变化.     

基于Verilog HDL的频率计的设计

以Altera公司Cyclone IV系列EP4CE15F17C8N器件为核心,制作了一个宽带高频小信号频率计。该系统将正弦信号通过硬件电路整形、放大、滤波后,用Verilog HDL实现分频、门控、计数、锁存、译码显示等设计,进行数据读取、运算和显示,正弦信号频率范围为1Hz-10MHz,有效值电压范围为50m V-1V,测量相对误差的绝对值不大于10-4。     

一种增强型宽带数字频率计设计

以FPGA为处理核心,设计了一种增强型宽带数字频率计,不仅可完成频率周期的测量,还可以进行占空比、相位差等测量操作,最小输入电压有效值为10 m V,且输入频率范围可达1 Hz~100 MHz。并利用MCS-51单片机对FPGA测量的原始结果进行后续处理和显示,充分发挥了单片机与FPGA的特长,比传统的软核FPGA方案及CPU方案具有更好的工程实用性。     

μCLinux下主从式SOPC实现的嵌入式电测综合仪器

为对电子测量仪器进行大规模综合集成,在μCLinux下,以主从分布式FPGA／SOPC构建仪器数字平台,设计32位Nios-Ⅱ软核处理器的嵌入如CLinux系统,设计模拟电路,在μCLinux的控制下,有效地实现双通道100MHz示波器、32通道100MHz逻辑分析仪、30MHz任意信号发生器、2．7GHz频率计、常用数字IC故障测试仪、全自动LCR测量仪等仪器集成．详细介绍仪器集成的结构、各子仪器的FPGA／SOPC及μCLinux系统操作平台设计,实验效果好,实践表明该设计是行之有效的。     

多功能数字频率计的设计与研究

为精准测量信号频率等参数,设计了一种以STC89C52RC单片机为控制核心、由三极管3DG120、施密特触发器74HC14和分频器74HC4040等构成信号处理电路,可以测量信号频率、周期、脉冲宽度等参数的多功能数字频率计。该频率计通过RS232串口将单片机测量的数据传送至上位机,利用上位机软件集中显示所测信号的频率、周期、脉宽、占空比等各参数测量值并描绘出所测信号波形,给出了单元模块设计电路和配套的软件设计,并提出小信号测量时抗干扰的一些办法。实验表明,系统结构简单,是对电子计数器多功能和多用途的扩展型设计和研究,频率测量误差低于0.1%,达到设计技术指标,具有良好的人机交互性,其中信号频率测量范围为1~50MHz,可测小信号,幅值低于0.5 mV,能满足实际测量要求。     

基于FPGA的等精度数字频率计设计

针对直接测量法无法同时兼顾高频信号和低频信号,且测量误差大、设计相对麻烦的问题,本文选用等精度测量法设计了数字频率计,能够适应不同量程范围内频率的测量,且误差不随频率的变化而变化。通过仿真验证了设计精度和系统性能的有效性,并能够实时显示测量结果。最后将电路下载到FPGA教学实验箱上,经过实际测试,技术性能指标满足了设计要求。     

基于FPGA的8位十进制频率计设计

本文介绍了用于8位十进制频率计的VHDL设计,并基于FPGA在MAXPLUS2软件下进行了计算机仿真,采用的是ALTRA公司FLEX10K系列的EPF10K10LC84-4芯片。经验证,达到了预期的效果。     

高频软开关逆变器的控制分析

在50kHz交叉联正激直流环节软开关逆变器工作频率难以提高的基础上，研究了kHz并联正激直流环节软开关逆变器新的控制方案，直流变换器改为20个200kHz正激变换器并联工作，通过一定的控制形成200kHz的直流脉冲电压，逆变器以100kHz的采样频率有限单极性控制，仿真结果表明该控制方案可行，功率管的开关频率提高，开关损耗下降，该方案有助于减小变换器的成本，体积和重量，改善变换器输出特性。     

应用于K波段分数分频频率综合器的多模分频器设计与优化

基于TSMC 90 nm CMOS工艺设计一款多模分频器,可以实现的分频比的范围为32~39.详细介绍了多模分频器的各部分模块,包括双模预定标器、S计数器和P计数器,分析并且讨论了P计数器加入与不加入重新定时电路的时序图.本文设计的分频器应用于K波段高速分数分频频率综合器.测试结果表明应用改进后的多模分频器,频率综合器的带内噪声可以优化15 dB,频偏10 kHz和频偏1 kHz的相位噪声可达到81.30 dBc/Hz和72.44 dBc/Hz.      

MCS-51系统外部中断响应频率的测试与研究

分别使用6MHz和12MHz晶振频率，测试MCS-51系统的外部中断响应频率。实验结果表明：由于中断服务时间和中断响应延迟的存在，MCS-51系统的外部中断响应频率是受到限制的；最高可测试的外部中断响应频率大约是65kHz。本实验为合理和有效应用MCS-51系统的中断控制资源提供了可靠的实验数据。     

自跟踪对数域滤波器的设计

在LC梯形网络设计的基础上,提出一种流控自跟踪二阶滤波器的电路结构和实现方法.输入的电压信号先经放大电路处理后,再经限幅电路、整形电路及宽频频率电流转换电路组成的频率自跟踪电路,将放大的电压信号转换为电流信号,以该电流信号作为对数域滤波电路的偏置电流控制端间接调节滤波器的截止或中心频率,从而实现滤波频率对输入频率的自动跟踪.仿真实验结果表明,带通滤波器和低通滤波器的最高中心频率为30MHz,对输入频率的跟踪范围为1~30 MHz.仿真实验验证了该设计方法的有效性和可行性.     

单频外腔半导体激光器的主动稳频

采用鉴频反馈电路控制外腔长，对长外腔单纵模半导体激光器进行主动稳频，获得线宽小于２００ｋＨｚ的稳定单频输出，在２ｈ内频率漂移小于２ＭＨｚ     

静电式超声检测换能器的设计

采用镀有铜膜的聚酯薄膜和刻有网状槽的背电极,制作了一种频率为42.08kHz的空气静电换能器,并通过实验,检测了该换能器的发射和接收响应。结果表明,该换能器的共振频率为42.8kHz,带宽约为换能器共振频率的50％.     

用于射频接收机的三阶多级Σ-△调制小数分频频率合成器的实现

基于TSMC 0.18 μm工艺实现了一款适用于射频收发机的全集成小数分频频率合成器. 设计中采用了三阶MASH结构Σ-Δ调制器以消除小数杂散,为节省芯片面积使用了环形振荡器,同时在电路设计中充分考虑了各种非理想因素以提高频谱纯净度和降低芯片功耗. 仿真结果表明,该频率合成器可以在900 MHz～1.4 GHz的频率范围内产生间隔为25 kHz的输出信号. 在1.2 GHz输出时,偏离载波频率1 MHz处的相位噪声可以达到-106 dBc/Hz, 锁定时间小于10 μs.      

单片机测频系统频率测量范围的扩展

常规的8031单片机测频系统频率测量范围小子500kHz，本文设计一种扩展电路，将单片机测频系统频率测量范围扩展到100MHz。该扩展电路结构简单，测量范围宽，精度高，具有实用价值。     

基于直接数字频率合成技术的信号发生器

本文利用直接数字频率合成技术,以单片机PIC16F818作为控制中心,选用AD9850作为信号发生器,可编程产生0Hz-400MHz间任意频率信号,并以产生频率为100kHz的正弦信号为实例。采用直接数字频率合成技术产生的信号频率稳定,分辨率高且操作方便,在工程应用中前景非常广泛。     

电学标准量具RX7／0型电容箱低频特性的研究

用复数伏安比法对ＲＸ７／０型可变标准电容箱在１ＭＨｚ范围内进行测试，其满容量时的谐振频率ｆ０≈３００ｋＨｚ。当ｆ〈ｆ０，电容箱呈容性；当ｆ〉ｆ０时，电容箱呈感性；其阻抗在谐振点有极小值。