DMA技术在实时图像处理中的应用

直接内存存取(DMA)是数字信号处理器(DSP)中用于快速数据交换的重要技术，它具有独立于CPU的后台批量数据传输能力，能够满足实时图像处理中高速数据传输要求。以TI公司的TMS320C6201 DSP芯片为例，介绍了DMA控制器的特点。结合实例，给出DMA在图像数据实时传输中的一种具体控制和实现方法。实验结果表明，通过灵活地控制DMA，不仅能够提高图像数据的传输效率，而且能够充分地发挥DSP的高速性能。     

有效利用片上分块存储器

为了提高嵌入式多媒体应用的实时性能,提出了一种最大化数据并行访问以便充分发挥CPU处理能力的片上存储器分配方法。CPU指令的并行数据访问以及CPU与直接存储器存取(DM A)的并行访问都可能导致冲突,片外存储器的慢速存取也会导致CPU流水线停止。根据CPU处理数据的需要分配片上存储器,采用DM A动态地将数据转移到片上,减小存取慢速片外存储器带来的延时;充分利用CPU多条数据总线并行访问多个存储器块的能力和双端口存储器(DARAM)一个周期两次访问的能力,减小存储器带宽的限制。实验结果表明:合理分配存储器,程序执行时间最多减少了48%。存储器分配该方法简单,易于实现。     

Linux系统中PCI设备DMA数据传输的实现

将传统数据传输方式与存储器直接存取（direct memory access,DMA）数据传输方式进行了对比分析,结合外设组件互连标准（peripheral component interconnection,PCI）总线的特点,以嵌入式Linux系统为平台,重点分析了PCI设备驱动程序中DMA数据传输实现机制,给出了传输实现的基本结构及单元组成,并以实际例子介绍了基于PCI9080芯片的DMA传输实现。经测试验证,该方法可满足实际的传输要求。     

嵌入式组合导航系统中高速通信链的实现

在基于DSP和FPGA的嵌入式组合导航系统中,为了满足系统的小型化、低功耗、低成本、高精度等要求, 使用一片FPGA芯片来完成系统各单元间的逻辑控制和多路异步串行口扩展,并且在其内部设计了串行口接收和发送双缓存FIFO。同时,为了减少系统完成数据输入输出任务时中断CPU的次数,在DSP内部RAM中设计了乒乓缓存器,并利用TMS320C6713的EDMA(Enhanced Direct Memory Access)功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输。试验结果证明,此方法可以在没有CPU干预的情况下,使得多路异步串行口均能在11.52Kbit/s波特率下稳定地工作,有效提高该系统的实时性和可靠性,使得DSP更专注于导航计算。     

基于训练方式的存储器时钟信号的自适应同步

存储器是现代电子系统的核心器件之一, 常用于满足不同层次的数据交换与存储需求. 然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素, 都可能导致CPU对存储器访问稳定性的下降. 针对同步动态随机读写存储器(synchronous dynamic random access memory, SDRAM)接口的时钟信号提出了一种自适应同步的训练方法, 即利用可控延迟链使时钟相位按照训练模式偏移到最优相位, 从而保证了存储器访问的稳定性. 在芯片内部硬件上提供了一个可通过CPU控制的延迟电路, 用来调整SDRAM时钟信号的相位. 在系统软件上设计了训练程序, 并通过与延迟电路的配合来达到自适应同步的目的：当CPU访问存储器连续多次发生错误时, 系统抛出异常并自动进入训练模式. 该模式令CPU在SDRAM中写入测试数据并读回, 比对二者是否一致. 根据测试数据比对结果, 按训练模式调整延迟电路的延迟时间. 经过若干次迭代, 得到能正确访问存储器的延迟时间范围, 即“有效数据采样窗口”,取其中值即为SDRAM最优时钟相位偏移. 完成训练后对系统复位, 并采用新的时钟相位去访问存储器, 从而保证读写的稳定性. 仿真实验结果表明, 本方法能迅速而准确地捕捉到有效数据采样窗口的两个端点位置, 并以此计算出最佳的延迟单元数量, 从而实现提高访问外部SDRAM存储器稳定性的目的.     

基于PCIe高速通信接口的图像处理系统设计

面向图像处理数据的高速传输和快速处理需求,设计实现了基于PCIe高速通信接口的图像处理系统。在Net FPGA SUME平台的基础上,借助Riffa PCIe架构实现中央处理器(central processing unit,CPU)和现场可编程门陈列(field-programmable gate array,FPGA)高速数据传输,充分发挥PCIe总线接口高效性、灵活性、可扩展、低延迟传输性能。设计统一图像处理和管理硬件接口,支持高效实现卷积神经网络(convolutional neural network,CNN)手写字符识别的FPGA加速处理。测试表明:PCIe传输速度可以达到2. 86 GB/s; CNN手写字符识别单张图片运行时间为1. 58 ms。研究结果可有效提升图像处理系统的数据传输和处理能力。     

一种基于DSP与FPGA实现场发射平板显示器视频信号处理系统的方案

数字视频信号处理涉及对高速实时视频信号的传输和处理,要求相关电路系统具有强大的数据处理能力。介绍一种以DSP和FPGA器件为核心构建的场发射平板显示器视频信号处理系统方案,并以TI公司的DSP芯片TMS320C6713和Xilinx公司的FPGA芯片XC3S200-PQ208来实现系统方案,在自主研制的4.5 inch(11.43 cm)160×120分辨率单色场发射平板显示样屏上得到了功能验证。所设计的视频信号处理电路方案把两种处理器的性能优势结合起来,具有微处理器嵌入式系统的优点,同时可实现并行算法结构,满足视频信号传输和处理的高速实时性要求。     

基于DSP和FPGA双CPU架构的导航微机系统

为了满足惯性系统的小型化发展,设计了一种体积小、功耗低、价位低的高性能导航微机系统。此导航微机系统由TI公司数字信号处理器芯片TMS320C6726和Altera公司的FPGA芯片EP3C10E144A7两种CPU组成,DSP主要负责导航数据处理和算法运算,FPGA主要负责惯性测量单元(IMU)的数据采集和接口控制。该微机系统充分利用了TMS320C6726的运算速度快、浮点数据处理能力强和FPGA的SOPC技术的特点,通过VHDL语言编程实现双口RAM接口完成双CPU的快速数据通信。两种CPU能分别发挥自身优势,协调地工作,提高了导航计算机的运行效率。     

DSP+FPGA的EMIF通信系统设计与实现

数字信号处理（Digital Signal Process,DSP）+可编程阵列逻辑（Field Program Gate Way,FPGA）正在广泛应用于复杂的数字信号处理领域。针对DSP与FPGA单个处理器性能有限、不够灵活等问题，提出DSP+FPGA架构的系统设计方案，基于TMS320C6748(DSP)和EP3C40Q240C8N(FPGA)芯片的外部存储器接口（External Memory Interface,EMIF）实现了DSP+FPGA的协同处理系统。该系统利用FPGA在底层算法的优势与DSP在复杂算法的优势，具有硬件结构灵活、通用性强等特点，相较于单个芯片提高了系统性能，经过测试该系统运行稳定，无误码时通信速率可达到20 MB/s.     

电子内窥镜图像实时采集与视频显示系统设计与实现

介绍了医用电子内窥镜图像实时采集与显示系统的设计与实现。用PCI接口控制器AMCC S5933实现PCI总线接口，用FPGA作为核心控制模块完成对数据传输和相关芯片的控制。用WinDriver开发了系统的Windows设备驱动程序，用DMA方式将图像数据由PCI总线传送至主机内存；用DirecDraw接口实现了对显示硬件的直接访问，从而实现图像的实时显示，调试结果证明该系统性能良好，并已投入使用，工作稳定可靠。     

高速图像处理嵌入式系统的设计

介绍了一种基于现场可编程逻辑阵列和数字信号处理器协同作业的高速图像处理嵌入式系统．设计了一种新颖的数据传输结构,该结构借助于单片双口RAM（将其内部等分两部分）,利用乒乓技术完成对高速实时图像数据的缓冲．整个系统中所有工作,在FPGA和DSP间分工且形成流水,比使用单片DSP建立的处理系统性能提高25％左右．该系统具有可重构性,方便其它的算法于该系统上实现．     

基于FPGA与DSP的嵌入式GNSS接收机设计

随着GNSS接收机应用的不断深入,其对系统功耗、体积等性能的要求越来越高,大规模集成电路芯片如现场可编程逻辑门阵列(FPGA)和高速数字信号处理器(DSP)等在嵌入式GNSS接收机设计中得到广泛应用。卫星信号数字处理是接收机的核心部件之一,本文提出了一种基于FPGA与DSP模块化的嵌入式接收机的基带信号处理系统设计。利用FPGA完成基带相关器的设计,并由DSP实现卫星信号的信号处理和定位导航解算。通过静态测试试验,说明所设计的GNSS接收机具有体积小、功耗低和实时性强等特点。     

利用FPGA实现DSP功能扩展实验

采用FPGA作DSP的协处理器可以充分发挥DSP器件在数据处理方面的优势,大幅提升系统性能,增强整个系统的处理及控制能力,为许多复杂的应用场合提供快速、低成本的解决方案。该文从数据空间扩展实现、单中断信号线响应多路中断方法、时序转换等方面来阐述利用FPGA数字逻辑实现DSP功能扩展的过程。文中提出的FPGA作为协处理器扩展DSP功能的方法,不但具有教学参考价值,而且具有工程指导意义。     

基于流水线架构的卷积神经网络FPGA实现

卷积神经网络（CNN）已被广泛用于图像处理领域,且通常在CPU和GPU平台上进行计算,然而在CNN推理阶段存在CPU计算速度慢和GPU功耗高的问题。鉴于现场可编程门阵列（field programmable gate array,FPGA）能够实现计算速度和功耗的平衡,针对当前在卷积结构设计、流水线设计、存储优化方面存在的问题,设计了基于FPGA的卷积神经网络并行加速结构。首先将图像数据和权值数据定点化为16 bit定点数,一定程度上减少了乘加运算的复杂性;然后根据卷积计算的并行特性,设计了一种高并行流水线卷积运算电路,提高了卷积运算性能,同时也对与片外存储进行数据交互的流水线存储结构进行了优化,以减少数据传输的时间消耗。实验结果表明,整体加速器在ImageNet数据集上的识别率达到94.6%,与近年来相关领域的报道结果相比,本文在计算性能方面有一定的优势。     

基于FPGA+DSP的浅地表频域电磁探测数字处理系统

针对浅地表频域电磁探测对接收信号采集、传输和现场高效处理的要求,提出基于FPGA+DSP的浅地表频域电磁探测数字处理系统.在FPGA中实现数据采集、控制和传输FIFO(First Input First Output)模块,采用新式通用并行端口UPP(Universal Parallel Port)实现大数据传输,基于TMS320C6748平台,采用正交锁定放大方法,设计高效率数据处理算法,利用上位机软件通过RJ45网口对系统进行控制并显示结果.实测结果表明:该架构数字处理系统,对不同金属有着较强探测能力,加快了数据传输速率,缩短了系统工作时间,提高了工作效率.     

DSP+FPGA芯片在异步电动机SPWM控制中的应用

介绍了一种由DSP FPGA构成的全数字化异步电机控制系统,着重介绍了TMS320LF2407A与EP1K30TC144之间的数据传输方法,给出了DSP和FPGA的硬件连接示意图以及相应程序.最后采用正弦脉宽调制方法(SPWM)验证系统正确性.实践表明本系统结构简单、可靠,可作为直接转矩控制、空间矢量控制等现代高性能控制算法的实验硬件平台.     

基于FPGA的软件无线电信道处理研究

文章重点研究了软件无线电(Software Defined Radio,SDR)中不同信道的处理技术,其技术关键在于构建不同频段的数字滤波器进行不同信道信息的接收处理。提出了基于FPGA的软件无线电信道处理方案,并与传统的DSP方案及算法做了对比。在建立软件无线电信道模型的基础上,详述了适于FPGA结构的分布式算法,并得出了该算法在FPGA中实现的模块结构图。研究认为,相比DSP方案,FPGA方案在工作速度及性能上有较大优势。