一种低噪声高PSRR的LDO线性稳压器

介绍了 LDO线性稳压器的系统组成原理,分析了系统的电源电压抑制比(PSRR)以及噪声与电路结构的关系,在此基础上,对LDO的核心电路模块进行了设计,并基于0.5μm标准CMOS工艺,运用Cadence平台进行了模拟仿真和验证.测试结果表明:该LDO的PSRR最低约为-45 dB@1 MHz,最高约为-75 dB@217 Hz;输出电压噪声在10 Hz频率以下约为0.78 μV(P-P),在10 Hz至l00 kHz频率范围内约为0.1 μV(RMS),能满足低噪声和高PSRR应用的要求.     

一种新型高电源抑制比的低压差线性稳压器

提出了一种新的基于前向通路结构的高电源抑制比（PSRR）的低压差线性稳压器（LDO）结构,具有全负载范围内PSRR高、通路对系统稳定性影响小、电流效率高等特点.采用chart 0.35μm 5 V CMOS工艺进行电路设计仿真.后仿真结果表明,全负载范围内最差线性调整率为633μV/V.1 kHz处PSRR为76 dB...     

一种用于无线能量传输设备的高电源抑制比LDO设计

随着医疗电子产业的不断发展,植入式电子产品得到广泛应用,为解决传统结构中因电池体积过大、续航能力不足等造成的限制,摒弃电池的无线能量传输模块成为一个热门的研究方向.为防止通过无线传输方式获取的能量信号中的交流纹波对后续的微小信号处理产生干扰,设计了一种高电源抑制比的低压差线性稳压器,通过加入纹波消除支路,达到提高高频段电源抑制比的目的.在0.13μm CMOS工艺下进行流片验证,测试结果表明:当负载电流为1mA时,在100kHz到20MHz频率范围内,电源抑制比稳定在-60dB.     

一种双极型LDO线性稳压器的设计

介绍了一种基于双极型工艺的线性稳压器设计。该电路主要应用于便携式电子产品的电源系统,调整管采用超β横向PNP管,使其具有低压差、低静态电流、低线性调整率和低负载调整率的特点,同时含有使能开关、过温、过压和过流保护等功能。用hspice进行仿真,仿真结果表明,在(-55~125)℃的范围内,基准温漂可达到20×10-6(ppm)/℃;在(5~26)V的电源电压中,电压线性调整率可达到±1%。     

一种高性能LDO的缓冲器分析与设计

为了提高低压差稳压器(LDO)的动态响应性能,提出了一种新型的缓冲器电路。通过引入该缓冲器,LDO的瞬态性能得到显著提高的同时,空载时的静态电流也大大减小。对缓冲器电路的工作原理进行了分析,指出通过降低缓冲器的输出阻抗,扩展了系统的带宽,进而减小了环路的响应时间。指出通过对输出功率管的动态充放电,降低了电路的静态功耗。给出了设计实例,并采用CSMC 0.6μm CMOS工艺模型进行仿真,仿真结果验证了所提出缓冲器的可行性及理论分析的正确性。     

单片集成低静态电流低压差线性稳压器设计

设计了一款静态电流小、驱动能力大、环路响应快的单片集成低压差线性稳压器,重点介绍了误差放大器、补偿电路和瞬态响应增强电路的设计方法.误差放大器的输入管采用共源共栅结构,输出级采用推挽电路,可提高放大器的驱动能力;补偿电路使用共源共栅补偿方法,补偿电容约1pF,环路相位裕度大于60°;瞬态响应增强电路采用动态偏置结构,使稳压器输出电压的上过冲有明显改善,提高了瞬态响应性能.稳压器的输出不用接片外电容,在片内集成50-100pF的电容即可稳定工作.     

一种采用电流缓冲器的反嵌套密勒补偿型LDO

为了提高低压差线性稳压器(low dropout regulator, LDO)在全负载电流范围内的稳定性,提出了一种采用电流缓冲器的反嵌套密勒补偿结构(reverse nested miller compensation with current buffers, RNMCCB)的LDO,外部补偿环使用电流镜作为反相电流缓冲器,内部补偿环使用共栅级放大器作为电流缓冲器。该补偿结构不需要额外的晶体管,保证了LDO的负反馈性质;引入两个左半平面的零点,增加了电路的相位裕度。仿真结果表明,在轻载(1 mA)至重载(600 mA)、输出电容为0.1～5μF环境下,最小相位裕度为38°,输出电压的下冲为10.6 mV,上冲为11.7 mV,达到设计要求。     

基于BiCMOS的高精度LDO线性稳压电路

设计了一种基于0.8μm,双阱BiCMOS高压工艺的高精度LDO线性稳压电路.电路采用四管单元带隙基准作温度补偿,多级误差放大反馈结构稳定输出电压,其中直接将带隙基准电路作为误差放大电路的一部分,从而在不增加电路复杂性的基础上,使整个误差放大电路经过多级放大,增益得到大幅提高.Hspice仿真结果表明:电路在较宽的频率范围内,电源抑制比约为85 dB;在温度由-20~80℃变化时,其温度系数约为±35×10-6/℃;电源电压在4.5~28 V之间变化时,最坏情况下其线性调整率为0.031 mV/V;负载电流由0 mA到满载2 mA变化时,其负载调整率仅为0.01 mV/mA.     

基于0.5 μm CMOS工艺的BOOST变换器设计

针对便携式通信设备对DC-DC变换器的输出电压纹波和效率要求较高的问题,提出了一种同步整流模式的BOOST型DC-DC变换器电路,以提高芯片的转换效率。该设计采用CSMC （Central Semiconductor Manufacturing Corporation）0.5 μm CMOS（Complementary Metal Oxide Semiconductor）工艺,并利用0.5　μm双层多晶硅三层金属的CMOS工艺实现了电路的版图绘制。仿真结果证明,变换器能稳定输出电压,并具有较小的电压纹波和较高的转换效率等优点。     

一种高性能CMOS带隙基准电压源的设计

基于CSMC的0.5μm CMOS工艺库模型,设计了一种具有良好性能的CMOS带隙基准电压源电路,并且利用Cadence公司的Spectre仿真工具对电路进行了仿真。所设计电路产生的基准电压约为1.14 V,在-40℃到100℃的温度范围内所得到的温度系数为4.6 ppm/℃,电源抑制比在低频时为-107 dB。     

采用AB类源跟随器的无片外电容快速瞬态响应LDO

文章提出一种快速响应、高稳定性、无片外电容的低压差线性稳压器(low dropout regulator,LDO),应用于无线能量传输系统中的接收端电源管理.采用电容耦合方式感知负载变化,可以有效检测输出端负载跳变,在负载瞬间跳变时增大功率器件栅极电容的充放电电流,具有摆率增强的作用,增强瞬态响应.缓冲级采用AB类超级...     

适合SoC应用的片上集成输出电容快速响应LDO

提出了适合SoC应用的片上集成输出电容快速响应低压差线性稳压器（LDO）。通过使用一种新颖的双向非对称缓冲器,消除了由LDO传输元件寄生电容产生的右半平面零点。该零点的消除不仅提高了LDO的稳定性,而且可以有效拓展其单位增益带宽,从而改善瞬态响应性能。基于该缓冲器的LDO,其相位裕度大于55°,单位增益带宽可达1.7MHz,在负载电流以50mA/μs的速度阶跃变化时输出电压变化量小于100mV。     

一种高压、低功耗、瞬态响应增强型CMOS线性稳压器

提出了一种用于电源管理系统的高电压、低功耗CMOS线性稳压器。通过使用所提出超级源极跟随器,位于功率管栅极的内部非主极点能够很容易地被推到单位增益带宽以外而不消耗大的静态电流,因此,有效减小了内部补偿电容;通过使用动态频率补偿技术,稳压器能在整个负载电流范围内稳定。提出的超级源极跟随器通过在功率管栅极处增加充电通道和放电通道改善了瞬态响应。该方法在降低功耗的同时,得到了快速且安全的上电瞬态响应和快速的负载变化瞬态响应.使用0.5μm高压n阱CMOS工艺,外接R_(ESR)为10 mΩ的0.47μF负载电容时,仿真发现,该稳压器表现出良好的稳定性和瞬态响应,而仅消耗10μA的静态电流.     

一种高性能的低压CMOS带隙基准电压源的设计

提出一种新型的芯片内基准电压源的设计方案,基准电压源是当代数模混合集成电路以及射频集成电路中极为重要的组成部分。为满足大规模低压CMOS集成电路中高精度比较器、数模转换器、高灵敏RF等电路对基准电压源的苛刻需要,芯片内部基准电压源大部分采用基准带隙电压源。研究并设计了一种低功耗、超低温度系数和较高的电源抑制比的高性能低压CMOS带隙基准电压源。其综合了一级温度补偿、电流反馈技术、偏置电路温度补偿技术、RC相位裕度补偿技术。该电路采用台积电(TSMC)0.18μm工艺,并利用Specture进行仿真,仿真结果表明了该设计方案的合理性以及可行性,适用于在低电压下电源抑制比较高的低功耗领域应用。     

一种用于低压差稳压器的过流保护电路

提出了一种用于低压差稳压器的过流保护电路,该过流保护电路基于SMIC 180 nm CMOS工艺,采用1.8V供电电源,在不影响原有LDO功率管管压降的同时,提高了输出电流的采样精度,限制LDO功率管的最大输出电流及LDO输出电压过低时降低功率管的电流输出。达到过流限后,负载电流与功耗下降比成正相关,负载电流越大,整体功耗下降越多。随着负载电流的增加,至触发电流折返之前,功耗下降比由0%开始逐渐提高至20%～30%;电流开始折返后,功耗下降比由20%～30%开始逐渐提高至99%。在负载电流未达到电流折返的临界点时,LDO瞬态性能不受影响;在负载电流达到电流折返临界点时,输出电压下降约500 m V,但其余瞬态性能不受影响。     

基于ΔVGS权重的CMOS恒压源

针对全CMOS结构制作恒压源方法中存在的功耗过大问题,提出了一种利用CMOS亚阈值特性的恒压源制作方案.该电路基于NMOS和PMOS处于饱和区工作时,两者的栅源电压随温度变化权重不同的原理,将其作相关运算,得到温度系数极低的恒压输出.基于MOS管亚阈值特性产生的电路模块中的偏置电流很小,导致功耗仅50 μW.采用中芯国际0.18 μm数模混合工艺制造了该电压源结构,测试结果显示,在21～110 ℃的温度范围内,电路的温度系数达到了2.5×10-5/℃.当电源电压达到1.4 V以上时,电路就可以正常工作,且其电源电压抑止比为-57 dB.     

基于二次曲率补偿的低压CMOS带隙基准源设计

本文采用标准0.25umCMOS工艺设计一种低压高精度CMOS带隙基准源。主要在一次温度补偿带隙基准源的基础上,应用二次曲率补偿技术,进一步提高基准源输出的精度。仿真结果表明基准输出电压的变化在-10~100℃的温度范围内约为92uV;在1.5V的电源电压下,其电源抑制比为-80dB,总电流约为61.03u,适于低压低功耗领域的应用。     

高性能快速启动CMOS带隙基准及过温保护电路

设计了一种新颖的具有快速启动的高性能CMOS带隙基准,利用PN结正向导通压降具有负温度系数,偏置电路提供的偏置电流具有正温度系数,实现了过温保护。采用上华0．5μm的CMOS工艺模型进行设计和仿真,Cadence spectre模拟结果表明带隙基准电压为1．242V。该电路温度系数低,电源抑制比高,启动速度快（启动时间仅10μs）,过温保护性能良好。     

1.5 V 0.35μm CMOS 3.2 Gb/s 1:4分接器设计

采用CSM 0.35μm CMOS工艺,设计了低电压高速1∶4分接器.分接器采用半时钟树型结构,由1个高速1∶2分接器和2个低速1∶2分接器级联而成.整个电路实现的基本单元为共栅动态负载锁存器.电路最高可工作在3.2 Gb/s,电源电压为1.5 V,整体电路功耗约为120 mW,芯片面积为0.675 mm×0.675 mm.