基于直接数字频率合成器的高性能数字电视调谐器本振设计

讨论了数字电视调谐器本振相位噪声,在分析直接数字频率合成器（DDS）的原理及特点的基础上,提出了一种DDS与锁相环（PLL）混合电路用于调谐器本振的方法,应用该方法可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,实验证明,该方法是有效的。     

直接数字频率合成技术及其设计方案

直接数字频率合成(DDS)采用的是一种新的频率合成技术,它具有频率分辨率高、频率转换快和相位噪声小等一系列的优点。本文主要介绍了DDS的基本原理和性能特点,提出了实现数字频率合成技术的两种设计方案。     

OFDM系统迭代相位噪声补偿算法

为补偿正交频分复用(OFDM)系统中本振相位噪声引起的干扰,提出了一种基于公共相位误差(CPE)估计值插值的迭代相位噪声估计与均衡算法.该算法利用相邻符号间相位噪声的缓变特性,对CPE估计值进行插值,以获得相位噪声估计;将此相位噪声估计结果作为迭代过程相位噪声的初始值,通过多次迭代进行相位噪声与数据符号的联合估计,从而...     

直接数字频率合成器(DDS)的设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可调的正弦信号发生器,同时阐述了频率合成技术及直接数字频率合成(Direct Digital Frequency Synthesis ,简称:DDS)技术的原理、电路结构,及设计思路和实现方法,最后简要探讨了抑制DDS杂散和噪声的方法.经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能也好,也证明了基于FPGA的DDS设计的可靠性和可行性.     

基于FPGA的直接数字式频率合成器设计

采用FPGA可编程芯片实现直接数字式频率合成器(DDS)的设计方法,并用VHDL语言在EPM2C5T144C8芯片上实现了DDS的核心功能设计,通过MAX+PLUSII软件对设计进行了仿真,验证了设计的正确性.DDS中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

数字卫星电视接收关键技术探讨

探讨了数字卫星电视接收的几项关键技术，指出留足门限余量；减少相位噪声；实现极化匹配；选择本振频率准确度和稳定度高的高频头(LNB)；避开同频干扰是保证数字卫星电视信号良好接收的关键。     

基于FPGA的DDS发生器的设计

直接数字频率合成（Direct Digital Frequency Synthesize,简称DDs）技术具有频率分辨率高、变频速度快、变频相位连续、相位噪声低等很多优点,因而被广泛用于雷达、通信等领域。本文在分析DDS原理的基础上,提出了基于FPGA设计DDS信号发生器的方案。并经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得设置和优化DDS的功能非常快捷和方便,具有很大的灵活性。     

正交DDS信号单边带上变频调制

基于正交上变步调制原理,针对DDS（真接数字频率合成）激励PLL（锁相环）频率合成器的某些不足提出了一种频率信号生成的新方法,该方法在微波频段保持了DDS的所有特性,不仅克服了由于DDS激励PLL频率合成器所产生的DDS性能弱化及相位噪声增大的缺点,也抑制了在混频器中上变频所带来的双边带中的无用边带。同时因使用AD8346正交调制芯片与AD9854 DDS芯片,使得设计变得经济、简单易行。     

基于FPGA的直接数字频率合成器设计

直接数值频率合成(DDS)是把一系列数字量形式的信号通过D/A转换器转换成模拟量形式的信号合成技术,在通信领域,DDS因具有频率转换时间短、分辨率高、输出相位连续、相位噪声小等优点得到良好的应用。本文从工程应用的角度给出了DDS的verilog HDL设计,重点给出了波形选择、幅值、频率、相位及DAC TLC5615驱动输出等几部分的设计。     

DDS频率合成的主要问题及相位截断误差的仿真

从DDS频率合成的基本原理入手,分析DDS电路中常见的问题,针对频率合成中相位截断误差的问题,提出有效的解决方法,并且对滤波器的设计给出思路,最后用matlab仿真了相位截断误差,给出了频谱图。     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

钇铁石榴石振荡器的S波段频率综合器的设计

针对现代雷达系统以及一些精密测量仪器所需要的超宽带、微小步进、低相位噪声本振源的问题,提出了一种采用钇铁石榴石振荡器为主的锁相环内插直接数字频率合成器方案.实现了S波段2～4 GHz频率范围内微小步进频率源的研究与设计.实验表明：采用钇铁石榴石振荡器频率综合器的相位噪声与动态范围都优于采用一般压控振荡器的频率综合器.     

直接数字式合成信号的杂散性能分析

为精确计算直接数字式合成 (DDS)技术输出频谱中杂散谱线的幅度和位置 ,建立了 DDS的杂散产生模型 ,确定了杂散的 3个主要来源 :相位累加器的截断 ,正弦函数表的有限精度和数模转换器的非线性。由此产生的杂散谱可根据 DDS的频率控制字和 2 N 的最大公约数进行分类 ,N是DDS相位累加器的字长。归于同类的杂散谱相互间存在对应关系。这一结果可用于精确计算杂散谱线的幅度和位置。将应用此方法预测的杂散谱线与数值仿真的结果进行了对比 ,二者完全符合。此方法只要做 N组离散傅立叶变换(DFT)就可以得到全部的杂散谱 ,大大提高了运算效率     

基于集成锁相环的BPSK调制器设计与实现

全集成锁相环芯片目前在射频电路中应用很广泛.以集成锁相环ADF4360-8为本振,以双平衡混频器为调制器,实现了220 MHz载波的BPSK调制.在设计中以对影响本振相位噪声高低的主要因素的分析为基础进行电路的设计.为获得更低的相位噪声,在对影响本振相噪关键因素分析的基础上进行电路的设计.完成硬件工作后,使用专用仪器对相噪、BPSK调制EVM等指标进行了测试.测试数据表明采用全集成锁相环的方案达到了设计输入的要求.     

高分辨率DDS的FPGA设计

直接数字频率合成器DDS在数字通信系统中的地位是非常重要的，其应用包括上下变频、调制解调、软件无线电等。DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等；缺点是杂散度抑制比性能差，很难做到-65dB。DDS的实现一般采用查表法，且相位累加器地址到表询地址的映射采用量化方案。又利用FPGA，采用线性插值查表法对。DDS进行了实现。该方案利用了相位累加器的所有有效位，使DDS的性能得到提高，杂散度抑制比达到了-70dB。同时具有硬件资源占用少、设计灵活等优点。     

无线通信OFDM系统相位噪声自适应补偿

将基于循环前缀的时域相位跟踪与基于频域导频的CPE校正技术相互结合,提出了一种旨在提高无线OFDM接收机抵抗相位噪声能力、低复杂度的相位噪声自适应补偿方案,时域跟踪可以对信道相位偏移低频成分起到初步的抑制作用,而在频域则通过引入导频子载波可信度判决机制,将CPE估计放在信道判决前进行,更为精确地消除由频率选择性相位偏移对CPE估计所带来的影响.仿真结果表明,本方案能够显著改善OFDM接收机在相位噪声条件下的系统误码率性能.     

一种可实现快速跳频的新型频率合成器

提出了一种可实现快速跳频的频率合成器－直接数字式频率合成器，它具有与密集的通道间隔相适应的极快的频率转换速度、高精确频率分辨力、低相位噪声和高频谱纯度等重要特点，可用作扩频通信，遥测遥控及仪器仪表等系统的理想信号源。     

新型RLC测试仪设计

自由轴式RLC测试仪因采用准数字鉴相,导致抗干扰能力差,精度低.提出一种基于完全数字鉴相的测量方法.通过乘法及低通滤波算法,对被测信号及正交相位基准进行完全数字鉴相,获得被测信号在坐标轴上的投影分量.依据投影分量计算出被测参数值.推导了被测参数数学模型.设计了测量电路.校正了测量误差,对RLC进行了抽样测试实验.结果表明被测信号投影分量的测量时间<1 ms,元件参数测量时间<20 ms,测量误差≤0.2%.这种方法比传统自由轴式RLC测量方法测量精度高、速度快.     

High temperature super-conducting (HTS) C-band oscillator with phase noise of -134 dBc/Hz

A high Q HTS cavity resonator with resonating frequency fo = 5.624 GHz was fabricated using high quality HTS film and high purity sapphire. The unloaded quality factor of the HTS resonator was as high as Qt = 1.09×106 at the nitrogen temperature, 77 K. A HTS local oscillator combining the high Q cavity resonator with a C-band low noise GaAs HEMT amplifier was then designed and constructed.The phase noise of the oscillator, measured by a HP 3048A noise measurement system, is -134 dBc/Hz at 10 kHz offset when the temperature is 77 K. This result is close to the best level reported by other groups in the world.