几种LDPC码在无线光通信系统中的性能比较

为了提高无线光通信系统的性能,文章研究了几种低密度校验码（LDPC）在无线光通信系统中的运用．MATLAB仿真结果表明,LDPC码能对弱湍流信道起到一定的抑制作用从而提高了通信系统的可靠性．构造这几种码时,在都未对其进行优化的J睛况下,弱湍流信道下的准循环LDPC（QC_LDPC）码的误码性能略差于Mackay随机LDCP码,优于π-旋转LDPC码,但QC_LDPC码和π-旋转LDPC码编码简单易于硬件实现,实用性更强．     

一种RS码与LDPC码的交织迭代编译码方案

为了提高通用战术数据链的信道纠错能力,同时降低编译码时延,设计了一种RS码与LDPC码的交织迭代编译码方案。该方案通过RS码与LDPC码的交织编码,有效提高码字相关性;通过RS码硬判决译码和联合迭代软译码相结合,能在保证译码性能前提下降低译码时延。仿真结果表明,该方案在一定译码时延下,明显提高译码性能。     

深空通信中的LDPC编译码技术

初步分析了深空通信的信道特点,参考国外深空通信系统信道编译码方案,结合国内现状,提出了我国未来的深空通信中应采用LDPC码信道编译码方案.并对其中的各种算法进行了比较,提出了优化算法.这样能够更好地解决我国深空通信中的信道传输问题,通过采用LDPC码我们获得了与Shannon极限仅相差0.0045dB的性能,非常适合于深空通信的信道.     

基于MBWA协议的宽带无线接入方案的研究

基于固定宽带无线接入(BWA)802.16d协议标准的基础上,IEEE制订了支持移动性能的802.16e移动协议标准,即移动宽带无线接入(MBWA)协议,与802.16d版本相比较,支持了用户站以车速移动和基站或小区高层切换功能,为无线城域网中的"最后一英里"连接提供宽带接入解决方案。     

一种有利于硬件实现的LDPC码的研究

本文根据LDPC的编译码原理,提出一种新颖的有利于硬件实现的编译码结构。这种译码结构采用准循环的编码构造方法,对于在计算和存储方面较为便利,采用简化的译码算法,硬件实现简单,且编码增益较高,所有的性能在BPSK调制和AWGN信道中得到估值。     

LDPC码在AWGN信道中的性能研究

低密度奇偶校验码(LDPC码)以其低复杂度的迭代译码算法和可逼近信道容限的性能而成为目前最佳的编码技术之一。本文在对低密度奇偶校验码现有理论研究的基础上,系统地阐述了LDPC码的编译码思想,并对LDPC的译码方法进行了深入的研究。通过LDPC码在AWGN信道中应用的仿真实验,得到了LDPC码优于Turbo码的性能曲线,以及在译码中迭代次数对误码率影响的曲线图,并对实验结果进行了深入的分析。     

代数方法构造准循环LDPC码

介绍了利用代数方法构造的准循环LDPC码的一般方法，然后具体研究其中的一种特例：Tanner-LDPC构造，给出具体的编码实现算法，最后，用该算法实现该编码，并仿真其性能。     

大气激光通信系统中π-旋转LDPC码的设计与性能分析

提出将π-旋转LDPC(low-density parity-check codes)码应用于大气激光通信系统中,介绍π-旋转LDPC码的编码方法和BP(belief propagation algorithms)译码算法,在加性高斯白噪声信道下,对BP译码在概率域、对数域以及最小和译码时的译码性能进行比较,在误码率为10-5时,最小和译码比对数译码信噪比改善1 dB.在各种典型天气条件下对大气激光通信系统中采用π-旋转LDPC码的系统性能进行仿真分析.结果表明,在大气激光通信系统中采用LDPC纠错码,当误码率为10-6时,系统信噪比改善了约5 dB,获得了良好的纠错性能,提高了系统性能.     

LDPC码及其在无线传感器网络中的应用

本文介绍了LDPC码及其特点、LDPC码结构及编码、译码;提出了将LDPC码应用于无限传感器网络的方案.     

LDPC码在数字水印抗通信干扰(方面的性能研究

本文提出了一种鲁棒图像数字水印系统设计方案,将低密度校验码(LDPC codes)作为水印信道编码方案对图像水印传输进行差错控制,把LDPC码编码后的水印序列嵌入原始图像的小波域,经过衰落信道传输,在接收端采用迭代译码算法提取.仿真实验结果表明,该方案能为水印传输带来显著的性能提高,且系统复杂度低,译码时延短.     

重复累积码在协作分集系统中的应用研究

由于重复累积(repeat accumulate, RA)码兼具LDPC (low density parity code)码译码简单和Turbo码编码容易实现的优点,使其成为信道编码领域的一大研究热点.而编码协作作为一种将信道编码与协作分集系统相结合的工作方式,能同时为通信系统带来编码增益和分集增益.对协作分集系统进...     

LDPC码硬件仿真平台的FPGA实现

低密度奇偶校验(LDPC)码的误码平底现象一直是研究的热点.软件仿真评估LDPC码的纠错能力大约能达到200kbps左右的吞吐率,需要10h才能仿真到10-7水平.基于硬件加速技术的性能仿真能够大大加快仿真速度,可以比软件仿真快10000倍以上,使误码平底的实验研究成为可能.本文采用FPGA实现了LDPC码的硬件仿真平台,整个系统的吞吐率达120Mbps,使仿真速度大大提升.给出了硬件仿真系统的整体架构以及编码器,解码器,高斯白噪声产生器等主要模块的结构和资源消耗.     

可快速编码的多码率原模图LDPC码设计

原模图LDPC码的实际应用涉及到两个问题:快速编码和编码复杂性.与其他LDPC码相比,原模图LDPC码的结构适合快速解码,但不一定能够实现快速编码.现有的原模图LDPC码的编码是根据生成矩阵进行编码,因其生成矩阵不是稀疏的,所以存在编码复杂性问题,这给编码器的硬件实现带来较大的困难.为了降低原模图LDPC码编码复杂度,本文提出一种可快速编码的多码率原模图LDPC码的设计,提出的多码率原模图LDPC码不存在4环,无低码重码,其快速编码算法能够降低编码复杂性,使编码器的硬件易于实现.在AWGN信道仿真结果表明,提出的可快速编码的多码率LDPC码的误码率性能和纠错性能优于GB20600 LDPC码.     

LDPC码在MIMO-OFDM迭代接收系统中的性能研究

MIMO-OFDM技术是未来宽带无线通信的关键技术之一,针对未来宽带无线通信高传输速率的要求,设计了一种基于二进制和多进制LDPC码的MIMO-OFDM迭代接收系统.并且为了降低系统复杂度,只在第1次迭代时使用MMSE滤波器,在第2次及以后迭代中均使用匹配滤波器.仿真结果表明:基于二进制LDPC码的MIMO-OFDM迭代接收系统相比基于四进制LDPC码的系统收敛更快,且两者的性能均远优于基于卷积码的系统性能.     

LDPC码高速译码器的设计与实现

通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的半并行结构译码器。以此结构为基础,实现了一个长度为1008bit,改进半并行结构的LDPC码译码器。此结构能够充分利用现有半并行结构译码器的逻辑资源,将译码器数据吞吐率提高近一倍。测试结果表明,本文实现的译码器的有效信息速率达到45Mbps。     

双状态机在LDPC码译码实现中的应用

FSM（Finite State Machine,有限状态机）的核心功能是能描述一系列具有逻辑顺序的事件,并能有效管理各个事件执行的步骤,它是一种较为特殊的时序电路。本文分析了LDPC码译码器的主控程序的结构,结合有限状态机的设计思想,采用了两个状态机交替工作的机制,在FPGA上实现了译码器的主控模块,使初始信息存储模块、校验消息处理模块、变量消息处理模块、累加模块及校验模块有序工作,实现了模块间的无缝链接,使译码器工作稳定可靠。     

LDPC码高速译码器的设计与实现

通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的半并行结构译码器。以此结构为基础,实现了一个长度为1008bit,改进半并行结构的LDPC码译码器。此结构能够充分利用现有半并行结构译码器的逻辑资源,将译码器数据吞吐率提高近一倍。测试结果表明,该译码器的有效信息速率达到45Mbps。     

基于卷积码、LDPC码、Turbo码的BICM—ID性能的研究

比特交织编码调制迭代译码（BICM—ID）是一种编码、调制和迭代译码相结合的技术,主要应用于无线通信中的信道编译码．BICM—ID在结构设计上加入了比特交织器和软输入软输出（SISO）译码器,结合迭代译码,最终实现次优译码．不同的编码方法在BICM—ID系统中也有着很大的性能差异,针对几种常见纠错编码方法——卷积码、Turbo码、LDPC码,在BICM—ID系统下的误码率性能进行比较．仿真得到系统在AWGN信道和Rayleigh衰落信道下的误码率曲线,表明不同纠错编码的BICM-ID系统性能与理论分析相一致．     

一种改进的LDPC码的PEG构造算法

PEG构造算法是迄今为止构造性能优异的中短码长LDPC码的一种有效的构造方法,然而直接采用该算法构造LDPC码的编码复杂度正比于码长的平方,使其成为实用化过程中的一个瓶颈.针对该问题,基于具有线性编码复杂度的迭代编码算法,提出了一种改进的PEG构造算法.仿真结果表明,在MSK调制情况下,虽然改进的PEG构造算法构造的LDPC码码字与PEG构造算法构造的码字的纠错性能基本一致,但是其最大的优势在于具有更低的硬件实现复杂度.     

非规则LDPC码译码改进算法及其DSP实现

为了降低非规则低密度奇偶校验(low-densityparity-check,LDPC)码译码算法的复杂度,提出了一种适合数字信号处理器(digitalsignalprocessor,DSP)实现的低运算复杂度、低误码平台译码的改进算法。该算法校验节点的运算采用修正最小和算法,外信息的更新采用串行方式,既保持了串行和积算法在有限迭代次数下译码门限低的优点,又降低了节点运算复杂度和误码平台。用定点DSP芯片实现的非规则LDPC码译码器的实测结果表明,该算法能以较低的实现复杂度获得低的误码平台和译码门限。