微小卫星星载计算机系统可靠性研究与设计

针对微小卫星星载计算机系统对可靠性和实时性的苛刻要求,提出一种冷、热备份并存的微小卫星星载计算机系统设计方案。利用计算机系统可靠性理论和马尔可夫链理论对该系统方案的可靠性进行建模、计算和分析。计算结果表明该方案既保留了热备份实时性好的优点,同时在一般条件下,三年内星载计算机系统可靠度能够达到0.97以上,能够满足一般微小卫星星载计算机系统的可靠性需求。     

可重构天线的研究进展

对可重构天线的研究进展作了比较全面的讨论。介绍了一些典型的可重构天线结构形式。通过改变天线的内部结构或尺寸改变天线的电流分布,从而改变天线的工作特性,这样就可实现天线的重构。大部分天线是通过开关来改变其结构或尺寸的。可重构天线按功能一般可分为3类:频率可重构天线、方向图可重构天线及频率和方向图可重构天线。     

面向可重构制造单元的仿真建模技术研究

针对传统仿真建模方法无法适应可重构制造单元频繁调整的特点,提出了模块化控制模型与数据驱动相结合的仿真建模方法。首先采用层次化建模技术将生产系统复杂的管理和控制过程分解为车间层、单元层和设备层,各层次内部采用面向对象仿真建模技术将基本建模元素与仿真控制逻辑分离,构建过程控制模型;然后在对仿真建模各阶段需要的数据进行分析和分类的基础上,采用系统集成和人机交互的方式及时获取仿真数据,利用变化了的数据驱动各层次控制模型,快速构建生产系统重构后的仿真模型。最后,以某研究所的机加车间为例,验证了该方法的实用性和通用性。     

基于多相滤波的高精度延时设计及实现

雷达测距测速应用中的精确性取决于时间上的高分辨率, 而传统基于有限长单位冲激响应(finite impulse response, FIR)滤波的高精度延时设计所需的滤波阶数过高, 滤波处理较慢且复杂。为了加快滤波速度和节省硬件资源, 将数字内插与多相滤波技术结合, 提出了一种基于多相滤波的高精度延时设计方案。根据延时精度对FIR滤波系数向量重新排序, 依据延时量大小选择多相子滤波器对采样序列进行滤波处理, 实现小于整数倍采样间隔的高精度延时, 具有滤波速度快、节省硬件资源的特点。仿真分析延时信号的相位, 表明了所提多相滤波方案可实现高精度延时。借助现场可编程逻辑门阵列(field programmable gate array, FPGA)平台, 时钟频率为245.76 MHz时, 实测的延时精度可低至0.509 ns。     

千兆以太网中的8B/10B编解码的CPLD实现技术

介绍了千兆以太网物理子层的8B/10B编解码器的原理和CPLD的实现.研究结果表明,工作在较低速率的基于Lattice isplsi 1032E的CPLD编码和解码器验证了现有最新的高速可编程逻辑器件(CPLD和FPGA)可在千兆以太网中以125Mbps的速率实现8B/10B并行编码和解码.     

基于FPGA的改进型最小均方自适应时延估计器

提高时延估计器的运算速度和时延分辨力是实现垂直线阵水下被动声目标快速、精确定位的关键。将最小均方自适应时延估计算法中原有的按“滤波-误差更新-权系数更新”严格依次递进的顺序迭代运算,优化为只包含误差更新和权系数更新操作的全并行乘/加运算。改进后的自适应时延估计器结构紧凑,并未改变其误差收敛特性。消声水池缩比试验表明,基于现场可编程逻辑门阵列(field programmable gate array, FPGA)实现的改进型最小均方自适应时延估计器能够在不需要流水线或时序控制单元的前提下提高数据处理速度,且具有一定的抗噪声干扰性能。     

近似精确重构的低复杂度星载信道化器

提出频率响应遮蔽(frequency response masking,FRM)与改进型离散傅里叶变换(modified discrete Fourier transform,MDFT)相结合的近似精确重构的低复杂度星载信道化器。其中,FRM结构可以较低复杂度设计出过渡带陡峭的有限冲激响应滤波器(finite impulse response,FIR)低通原型,MDFT滤波器组结构可以基本消除滤波器组的邻带混叠,将FRM结构中不适合邻带拼接的结构改进为高通、低通滤波器互补结构,降低了拼接抖动。调整MDFT结构中的上采样率,使之适合于奇偶分离的信道化器。继而提出新的结构,更适合应用于非均匀带宽。仿真表明,所提方法具有更低的运算复杂度,更陡峭的过渡带和更窄的保护间隔,更小的重构误差。     

可重构视频阵列处理器测试平台设计与实现

针对可重构视频阵列处理器的设计要求及传统测试方法测试视频编解码系统时速度慢、精度低和可观测性不强的问题。开发了基于Qt的用户界面,设计实现了以现场可编程门阵列(Field programmable gate-array,FPGA)为核心的软硬件协同测试平台。在PC端实现以软件仿真为基础的数据传输与图像重现,在FPGA端实现以可重构视频阵列处理器为基础的视频编解码算法并行映射。实验结果表明,在工作频率为100 MHz时,FPGA与PC之间可正确传输数据并满足算法测试时不同测试用例的更换需求,具有较好的可观测性。     

可重构装配线多agent系统中的本体研究

提供多agent制造平台agent之间通讯所需的机器可理解的通讯内容语言，是构建多agent制造平台的重要内容。分析与总结出可重构装配线多agent平台对其本体模型存在提供装配制造知识及支持重构过程两方面需求，并因此将本体模型划分为通用本体与重构本体两部分．以某汽车变速器可重构装配生产线为背景，研究该环境下的具体本体建模技术。在设计了描述装配线制造知识与制造机理的通用本体基础上，通过分析可重构装配线多agent平台的重构机理，定义了由具有装配行为特征的重构动作原语组成的重构本体．构建的本体模型已应用于重构装配线多agent平台的开发。     

外辐射源雷达模糊函数的快速算法与硬件实现

外辐射源雷达作为一种新体制雷达在探测低空小目标应用中得到了广泛的关注。针对外辐射源雷达利用模糊函数探测目标时延和多普勒频移的计算量大、难以满足系统实时性要求的问题,提出一种快速计算模糊函数方法。首先,将数据进行分段;然后,对分段后数据分别进行相关运算和抽取滤波;最后,用快速傅里叶变换(fast Fourier transform, FFT)算法对数据进行处理,显著提高了模糊函数的计算效率,并在现场可编程逻辑门阵列(field programmable gate array, FPGA)上实现了该算法。实测结果表明了该算法的可行性,研究成果为外辐射源雷达系统算法硬件化提供了参考依据。     

外辐射源雷达模糊函数的快速算法与硬件实现

外辐射源雷达作为一种新体制雷达在探测低空小目标应用中得到了广泛的关注。针对外辐射源雷达利用模糊函数探测目标时延和多普勒频移的计算量大、难以满足系统实时性要求的问题,提出一种快速计算模糊函数方法。首先,将数据进行分段;然后,对分段后数据分别进行相关运算和抽取滤波;最后,用快速傅里叶变换(fast Fourier transform, FFT)算法对数据进行处理,显著提高了模糊函数的计算效率,并在现场可编程逻辑门阵列(field programmable gate array, FPGA)上实现了该算法。实测结果表明了该算法的可行性,研究成果为外辐射源雷达系统算法硬件化提供了参考依据。     

基于FPGA的SAR回波仿真快速实现方法

回波仿真是进行合成孔径雷达（synthetic aperture radar,SAR）研究的重要途径,但其计算量巨大,所需的时间较长。为了快速实现SAR回波仿真,提出一种改进的同心圆方法进行快速计算,同时考虑到运算较为规整的特点,采用现场可编程门阵列（field programmable gate array,FPGA）作为主处理芯片。设计了专用于SAR回波信号模拟的数字信号处理板卡,并在板卡上编程实现整个回波模拟算法,给出资源使用情况和量化噪声影响,实际应用结果显示,采用FPGA来实现SAR回波仿真可以在保证精度的前提下大大加快仿真速度。     

High performance reconfigurable hardware system for real-time image processing

1 .INTRODUCTIONRecently, real-ti me i mage processing systems havebeen widely utilized in the field of military,medicine, industry, agriculture , business and re-search. Many application areas where a real-ti me pro-cessing solution is required i mpose considerable con-straints on physical size ,power dissipation and cost ofthe solution and so on. An additional constraintwhichis ofteni mposedis that of flexibility of the so-lution, enabling reconfigurability or modificationwhileinservice .…     

基于FPGA的实时整数霍夫变换

为了解决霍夫变换计算量大、难以实时实现及峰值检测不准确的问题,提出一种适合在FPGA上实现的基于两阶段快速搜索算法的改进整数霍夫变换,并将其在FPGA中实现。首先,设计了一种基于该改进霍夫变换算法的流水线结构,能够在单个时钟周期内完成霍夫空间的参数计算和累加;接着,设定3个参数阈值,以寻找霍夫子空间中的局部极值;最后,确定全局极值,实现直线参数的提取。采用实际图像在FPGA中进行实验验证,结果表明提出的算法占用硬件资源较少,其准确率达到93%以上。     

数字信道化接收机高效结构的设计与实现

为了减少数字信道化接收机的硬件资源消耗,提高吞吐量,对实信号数字信道化接收机的结构进行了研究。对于实信号,提出新的信道划分方法,推导数字信道化接收机的数学模型,得到数字信道化接收机的高效结构。与一般的数字信道化接收机结构相比,该高效结构节省了硬件资源,减小了计算复杂度,提高了数字信道化接收机的吞吐量。测试结果表明,该数字信道化接收机高效结构的功能正确,性能稳定。     

Design and realization of synchronization circuit for GPS software receiver based on FPGA

With research on the carrier phase synchronization and symbol synchronization algorithm of demodulation module, a synchronization circuit system is designed for GPS software receiver based on field programmable gate array (FPGA), and a series of experiment is done on the hardware platform. The result shows the all-digital synchronization and demodulation of GPS intermediate frequency (IF) signal can be realized and applied in embedded real-time GPS software receiver system. It is verified that the decision-...     

FPGA技术在相位精度指标测试中的应用

根据现场可编程门陈列(fieldprogrammablegatearray,FPGA)技术集成度高、体积小、工作稳定、引入随机误差小,设计的复杂程度低等特点,通过设计FPGA芯片,开发研制了同时测量12路定位信息、6路测速信息的相位随机误差和漂移误差的测试系统,提高了连续波干涉仪系统的可靠性和稳定性,提高了信道的工作质量,对高精度外弹道测量有一定的指导意义。     

基于修正Rife算法的正弦波频率估计及FPGA实现

Rife算法的基础上,通过对输入信号进行频谱搬移,给出了一种修正Rife(MRife)算法。该算法易于并行实现。Monte Caro仿真表明,MRife算法具有频率估计精度高、整个量化频率范围内性能平稳等优点。当SNR(信噪比)大于0 dB时,MRife算法频率估计均方根误差接近克拉美-罗限(CRB,Cramer-Rao bound)。为了提高算法FPGA实现时的系统运行速度,提出使用FFT运算后的实/虚部代替FFT模进行插值,仿真表明对MRife算法性能影响不大。最后,将MRife算法在单片FPGA芯片内进行了硬件设计。布局布线后的时序仿真结果表明,该设计能够对输入数据速率为200 MHz的信号进行实时频率估计,数据不堆积。