浅谈RISC技术

精简指令系统计算机 (简称RISC)的主要特点是CPU的指令集大大简化 ,用简单的指令来提高机器的性能 ,特别是提高CPU执行程序的速度。介绍了RISC技术的起源和它所采用的一些基本技术 ,以及计算机系统中采用RISC技术后带来的好处和还存在的问题及今后的发展方向     

SMP与RISC的功能对比

本文对ＳＭＰ和ＲＩＳＣ技术加以比较，以便展望计算机硬件技术的发展。     

基于RISC技术的MCU核的设计与研究

介绍了一种基于RISC体系结构的微控制器IP核—8位MCUCore的设计与实现。按照自顶向下的系统级设计思想,利用verilog语言进行寄存器传输级的描述,优化时序控制和结构设计,完成了与主流产品兼容的,具有取指、执行、回写三级流水线,单周期单指令（程序转移指令例外）,高速、稳定的IP核。     

RISC体系结构及其展望

精简指令系统计算机的问世是计算机体系结构发展史上的一个里程碑，高性能的RISC处理器是当代计算机系统的心脏，近年来取得了很大的发展。本文介绍了RISC的来源，RISC的技术特征以及RISC技术的展望。     

浅析计算机系统结构的发展现状和发展方向

CISC和RISC是近年来市场上依据指令系统优化方法不同而划分出的两大主流计算机结构。本文从复杂指令系统计算机(CISC)到精简指令系统计算机(RISC)的发展、及RISC关键技术出发,结合实际应用中出现的新技术,展望了计算机系统结构今后的发展方向。     

基于RISC技术的指令流水虚拟系统

文章在“软件模拟硬件”思想指导下 ,实现基于RISC技术的指令流水虚拟机 ,突出介绍了利用VisualC + +的面向对象开发环境实现虚拟机器的基本构思、设计方法和过程 ,在虚拟机的设计和实现中应用了RISC与指令流水线两大技术 .该虚拟机的实现表明 ,在计算机上建立虚拟系统应用于实验、教学和进一步的研究中是具有可行性的 .     

RISC的流水线设计

提出了大多数指令在单周期内实现是 ＲＩＳＣ结构设计的新方法。为了达到单周期实现的目的，其关键是指令流水线的设计。采用这一方法实现了 ＲＩＳＣ整数部件ＩＵ，称为 ＱＨＲＣ。分析了 ＭＩＰＳ Ｒ２０００／Ｒ３０００， ＳＰＡＲＣ， ＭＣ８８１００和 ＱＨＲＣ等 ＲＩＳＣ指令流水线设计的方法，并讨论了有关寻址方式的某些特点。最后阐明了如何用并行处理的办法来提高计算机速度。     

32位嵌入式RISC微处理器设计

本文主要是在MIPSI指令系统的基础上完成了32位RISC微处理器设计。重点研究了处理器的指令系统与整体架构,采用VerilogHDL对各功能模块进行设计,工具软件采用Altera公司的Quartus II 6.0,并结合Altera公司的FPGA进行综合验证。     

RISC处理机设计方法研究

本文利用Verilog硬件描述语言设计了一个32位RISC处理机,该处理机的指令系统包括13条指令,其中算术逻辑运算类指令8条、存储器访问类指令2条、转移类指令3条。仿真测试的结果表明该处理器的功能是正确的。     

浅析计算机体系结构和RISC技术

该文系统概述了现代计算机的两种主要体系结构CISC体系和RISC体系,叙述了当代RISC主流技术及主要特征,以及发展趋势,展望了未来计算机体系发展方向。     

RISC技术发展研究

在计算机技术的许多变革中，最有意义的变革是从复杂指令集(CISC)过渡到精简指令集(RISC)体系结构。RISC体系结构打破了传统的处理器体系结构朝复杂化方向发展的常规思路，结构简单，便于利用VLSI以至ULSI工艺制造，也便于在处理器内部实现并行处理，奠定了现代计算机发展的基础。     

面向医疗电子应用的16位RISC MCU设计与实现

通过医疗电子的应用需求分析, 提出一款具有专用指令集的微处理器结构: PKU-DSPII。该结构采用多级存储并内嵌直接存储访问控制器, 包含多种系统控制模块且接口丰富, 支持3种启动模式并可进行系统自动升级。PKU-DSPII采用CSMC 0.18 μm工艺和LQFP封装实现, 芯片面积为3.2 mm×3.2 mm, 在100 MHz工作频率下实测功耗为96.9 mW。     

软件无线电硬件体系结构研究

软件无线电具有开放性、标准化、模块化和高度可编程的特点,被认为是继模拟通信技术、数字通信技术之后的第三代无线通信技术.在了解传统无线电体系结构的基础上,首先简单介绍了软件无线电体系结构的演化过程：数字无线电、软件定义无线电、理想软件无线电以及虚拟无线电.然后,详细总结了目前软件无线电硬件体系结构的两种常用实现--流水线式、总线式结构的特点.最后,引入目前研究的新方向--交换式及基于工作站簇的结构.     

Architecture Design of a Variable Length Instruction Set VLIW DSP

The cost of the central register file and the size of the program code limit the scalability of very long instruction word (VLIW) processors with increasing numbers of functional units. This paper presents the architectural design of a six-way VLIW digital signal processor (DSP) with clustered register files. The architecture uses a variable length instruction set and supports dynamic instruction dispatching. The one-level memory system architecture of the processor includes 16-KB instruction and data caches and 16-KB instruction and data on-chip RAM. A compiler based on the Open64 was developed for the system. Evaluations show that the processor is suitable for high performance applications with a high code density and small program code size.     

一种ARM处理器仿真器的设计

介绍了目前流行微处理器仿真技术,在此基础上提出了用面向对象语言(java)实现ARM处理器的仿真的设计思路。把软件仿真处理器划分为5个部分:指令集仿真,MMU仿真,CACHE仿真,流水线仿真,处理器内部寄存器仿真。重点介绍了指令集,MMU和流水线仿真的设计思路。     

高性能低功耗32位浮点RISC微处理器的研究

提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35μmCMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128kb静态随机存储器,芯片面积为7mm×7mm,中断和定、浮点等指令集所有指令运行正确,32位浮点乘法运算仅需17.8ns.与传统的设计相比,该微处理器主频提高了38%,功耗下降了39%,50MHz频率下的动态功耗仅为164mW,并具有边界扫描测试功能.研制结果表明,新的设计思想和算法有效地提高了微处理器的综合性能,为嵌入式浮点RISC的研究提供了新的途径.     

基于GSM手机短信平台的设计与实现

基于短消息产业从个人服务模式向行业应用模式转化,推出的短信行业应用解决方案—基于GSM手机短信平台.平台选择Borland Delphi 7与Microsoft SQL Server 2000为开发环境.只要手机或GSM模块能够与电脑相连,就可以通过平台进行短信发送.经测试,系统稳定可靠.     

8051虚拟机的设计与实现

为了建立嵌入式软件全数字仿真测试环境,利用宿主机平台上丰富的资源和工具来对嵌入式软件进行测试,就必须在宿主机中仿真目标机.文章以MCS-51系列8051CPU为例,介绍了8051虚拟机的工作原理与实现,并仿真了8051的指令集、定时器、串口、中断等,使得嵌入式软件能够运行在宿主机上,从而能够在宿主机上完成嵌入式软件的动态实时测试、覆盖测试.