部分重叠双栅MOSFET特性的研究

研究一种具有部分重叠双栅结构MOSFET器件模型,并将其与类似的分裂双栅结构MOSFET及普通栅结构MOSFET器件进行比较,利用MEDICI软件对该结构进行仿真.通过仿真可知:部分重叠双栅MOSFET器件通过沟道电场的调节,可降低短沟效应和等效栅电容、提高击穿电压,跨导可由栅压调节,阈值电压随沟道缩短而下降的变化率在文中讨论的3种结构中最小.     

异质双栅结构LDMOS的物理建模和仿真

对一种采用新结构的LDMOS(lateral double diffused metal oxide semiconductor)器件建立了模型.该器件在LDMOS中采用异质双栅(dual material gate,DMG)结构,这样使得该器件(DMG-LDMOS)同时具有LDMOS和DMG MOSFET的特性和优点.给出了DMG-LDMOS中沟道区表面电势和电场的一维表达式,并在此基础上考虑了大驱动电压下引入的沟道载流子速度过冲效应的影响,建立了基于物理的沟道电流模型.最后比较了Medici器件仿真结果和所建立的沟道电流模型,验证了该模型的可用性.     

对称双栅高斯掺杂应变Si金属氧化物半导体场效应管的二维解析模型

基于扩散、阈值调整和离子注入等工艺过程导致器件的沟道区的掺杂分布不均匀,提出对称双栅高斯掺杂应变硅MOSFET器件,并对其相关特性进行研究。通过对沟道二维泊松方程求解建立该器件结构的表面势和阈值电压模型,分析弛豫SiGe层的Ge组分和掺杂偏差σn对表面势和阈值电压的影响。此外,还对比分析高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压。研究结果表明:阈值电压随应变Si膜中Ge组分的增加而降低;表面势和阈值电压随偏差σn的增加而减小;高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压相差较大,表明非均匀掺杂对器件表面势和阈值电压等影响较大。     

纳米双栅MOSFETs的量子格林函数模拟

采用一种量子动力学模型研究纳米MOSFET(场效应管)电流特性.该模型基于二维NEGF(非平衡格林函数)方程和Poisson方程自洽全量子数值解.使用该方法研究了纳米双栅MOSFET结构尺寸对电流特性的影响.模拟结果显示:越细长的沟道,器件的短沟效应越弱,器件的亚阈值斜率随栅氧化层增厚而加大.另外,通过分析器件不同区域的散射自能效应,得出减缓纳米双栅MOSFET电流性能下降的途径.所用模型具有概念清晰,求解稳定等特点.作为多体量子模型,本方法可应用于一维量子线及量子点阵列所构成的纳米器件,并有望在纳米MOSFET器件设计中得以应用.     

基于晶界离散分布的多晶硅薄膜晶体管直流模型

基于表面势的多晶硅薄膜晶体管(poly-Si TFT)漏电流模型无法体现晶界的离散分布特性,而基于阈值电压模型的各工作分区电流表达式存在不连续性.为克服此缺点,根据基于表面势模型的建模思想,考虑晶界势垒在沟道中离散分布的特点,提出了多晶硅薄膜晶体管的直流漏电流模型.该模型采用单一的解析方程描述多晶硅TFT各工作区的电流.研究结果表明:TFT工作于线性区且栅压一定时,随着漏压的增大,沟道有效迁移率降低;随着栅压的增大或沟道的缩短,漏电压对沟道有效迁移率的影响减弱.     

硅双栅MOS场效应晶体管的模型和实验特性

硅双栅MOS场效应晶体管或称MOS场效应四级管(简写为DG—MOSFET′S),是一种超高频、低噪声、增益可控的新型固体电子器件。本文是根据电流连续性原理系统的推证了该器件的物理模型及实验特性。其结果通过电子计算机所计算出的工作曲线与实测都基本与Brown和Barsan等人的一致。故本文认为这是一种比单栅MOS场效应晶体管(简写为SG—MOSFET′S)性能好,应用更加广泛的MOSFET器件。     

非对称双栅结构a-Si:H薄膜晶体管沟道电势统一模型

针对非对称双栅结构的非晶硅薄膜晶体管,根据高斯定理建立了表面势与背电势随栅压变化的隐含关联方程组,通过求解一维泊松方程推导了前、背栅压独立偏置条件下统一的沟道电势模型.该模型所需参数可由实验直接提取,数值拟合量少,在特定条件下可简化为对称双栅模型.在此基础上,文中利用数学变换及Lambert W函数提出了表面势与栅压隐含方程的近似求解方法.数值模拟结果显示,该方法具有良好的数值收敛特性,可直接用于器件仿真软件的初值设定,有效提升了模型自洽解的运算效率.     

双栅MOSFET的实验特性

本文简要介绍了双栅MOSFET工作原理和物理模型。着重说明了双栅MOSFET在各种工作状态下的源——漏输出特性以及漏电导和跨导特性。在这项工作中,用来测试的双栅晶体管是采用n沟单层铝栅工艺制造的。     

基于转移矩阵法确定高k介质中泄漏电流共振隧穿机制的存在性

栅隧穿电流已成为制约MOS器件继续缩小的因素之一.为了掌握和控制高k栅栈的栅电流,必须全面了解其中存在的各种隧穿机制.考虑高k介质和二氧化硅间的界面陷阱,建立了高栅栈MOSFET中沟道与栅极交换载流子的双势垒隧穿物理模型.采用量子力学的转移矩阵方法,计算沟道电子通过高栅栈结构的透射系数,模拟得到的透射系数曲线随电子能量变化呈现峰谷振荡的特征.将本文模拟结果与非平衡格林函数及WKB近似方法模拟结果对比,通过论证得出电子能量低于高导带底的透射系数峰为共振隧穿机制所产生,而能量高于高k介质导带底的电子透射系数峰为直接隧穿的结论.     

围栅金属氧化物半导体场效应管电流模型

针对深亚微米级围栅金属氧化物半导体场效应管(MOSFET)处于堆积或反型时自由载流子对表面势影响显著的问题,提出了一种全耗尽圆柱形围栅MOSFET表面势和电流解析模型.考虑耗尽电荷和自由载流子的影响,采用逐次沟道近似法求解电势泊松方程,得到围栅MOSFET从堆积到耗尽,再到强反型的表面势模型,最后通过源漏两端的表面势得到了围栅器件从线性区到饱和区的连续电流模型,并利用器件数值仿真软件Sentaurus对表面势和电流模型进行了验证.研究结果表明,表面势在堆积区和强反型区分别趋于饱和,在耗尽区和弱反型区随栅压的增加而增加,同时漏压的增加将使得沟道夹断,此时表面势保持不变.增加掺杂浓度导致平带所需的负偏压变大,表面势增加.与现有的阈值电压模型相比,该模型的精确度提高了16%以上.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

实际纳米MOSFET电流噪声及其相关特性分析

实际纳米MOSFET电流噪声为散粒噪声和热噪声,且散粒噪声受到费米作用和库仑作用的抑制.而现有文献研究实际纳米MOSFET电流噪声时,采取了完全不考虑其散粒噪声的抑制,或者只是强调抑制的存在而并未给出具体的抑制分析.本文基于Navid模型推导了实际纳米MOSFET电流噪声,并考虑费米作用和库仑作用对散粒噪声的抑制.在此基础上,对电流噪声随沟道长度、温度、源漏电压和栅极电压的变化特性进行了分析,其变化规律与文献中已有的实验和理论变化相一致.沟道长度越短,温度越低,源漏电压越大和栅极电压越低,电流噪声主要以散粒噪声为主.     

MOSFET的一种新的速度饱和模型

描述了MOSFET中的迁移率、速度对于表面场的相关性。考虑到沟道电位分布对法向场的影响,得到了工作在饱和区的MOSFET 漏端漂移场强为有限值,迁移率为非零值以及载流子的饱和速度随有效栅压的增加而稍有降低的结果。跨导曲线的饱和程度优于已报导的模型。     

多晶硅薄膜晶体管的有效迁移率模型

提出一个多晶硅薄膜晶体管的有效迁移率模型.该模型同时考虑了晶体管沟道内晶粒的数目、载流子在晶粒与晶粒间界处不同的输运特性和栅致迁移率降低效应,适应于从小晶粒到大晶粒线性区的多晶硅薄膜晶体管.研究表明:当晶粒尺寸Lg0.4μm时,其有效迁移率主要由晶粒间界控制;降低晶粒间界陷阱态密度可提高有效迁移率;减小栅氧化层厚度可增强栅压对有效迁移率的控制作用;高栅压时出现明显的有效迁移率退化效应.     

纳米MOSFET栅氧化层中吸引型陷阱的参数提取方法

通过实验在室温下同时测量纳米MOSFET器件样品漏源电流和栅电流的低频噪声, 发现一些样品器件中漏源电流不存在明显的RTS噪声, 而栅电流存在显著的RTS噪声, 而且该栅电流RTS噪声俘获时间随栅压增大而增大, 发射时间随栅压增大而减小的特点, 复合陷阱为库伦吸引型陷阱的特点. 根据栅电流RTS噪声的时常数随栅压及漏压的变化关系, 提取了吸引型氧化层陷阱的深度、在沟道中的横向位置和陷阱能级等信息.     

非对称栅压在负栅极-源漏极交叠结构超薄沟道双栅器件中的应用

为了对纳米尺度器件中量子力学效应对传输特性及动态特性的影响进行研究,该文在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。     

非对称栅压在负栅极-源漏极交叠结构超薄沟道双栅器件中的应用

为了研究纳米尺度器件中量子力学效应对传输特性及动态特性的影响,在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极-源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示:非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。     

高压VDMOS的一种高精度静态物理模型

提出了高压VDMOS的一种高精度静态物理模型(HASPM)。在该模型中,基于更为合理 的假设而使得用解析方法求得了双扩散沟道区中的电场和电压;通过深入研究VDMOS 内部的物理特性,给出了一个关于漂移区电场的微分方程,并在整个漂移区都用解 析方法求解了该微分方程,由此求得了漂移区的电压降。计算结果表明, 该模型在漏端电流接近饱和处的稳定性有较大提高,具有较高的 计算精度,特别是在栅电压与漏电压都比较大的情况下,其计算精度有较大程度的提高。     

栅源距离对有机静电感应晶体管特性的影响

用根据实际制作的有机静电感应晶体管（OSIT）建立物理模型,Matlab软件中的偏微分工具箱通过有限元法对有机静电感应晶体管特性进行解析,着重分析栅源距离对有机静电感应晶体管特性的影响,特别是沟道电势分布的影响.结果表明,调节栅源距离能有效控制沟道势垒高度,从而影响载流子的传输.