功率VDMOS用硅外延材料的制备

介绍了一种实用的VDMOS器件用硅外延片生长技术,该技术使用PE-2061S外延设备,通过特有的工艺技术,在直径0.12m重掺锑（Sb）衬底上,完成了高阻厚层N型外延片的生长。外延层厚度大于74μm,电阻率大于27Ω.cm,其厚度、电阻率及结晶质量等参数都得到了很好的控制,其中部分技术参数达到了国际先进水平。结果表明,该外延材料完全满足VDMOS器件的制作需要。     

硅外延工艺中HCI气相腐蚀技术研究

主要对硅外延工艺中的IICI气相腐蚀原理以及HCI气庸对外延工艺的作用进行了分析.从HCI腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCI气腐对外延层影响的规律.     

硅外延工艺中HCl气相腐蚀技术研究

主要对硅外延工艺中的HCl气相腐蚀原理以及HCl气腐对外延工艺的作用进行了分析。从HCl腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCl气腐对外延层影响的规律。     

高阻外延层电阻率均匀性控制技术分析

随着高频大功率器件的广泛应用,对用于制作器件的外延片的要求也越来越高,其中最重要的是外延层电阻率.为了提高器件的工作频率与工作电压,要求外延层电阻率要高,电阻率均匀性要好.而高阻外延层的电阻率由于受到自掺杂与系统杂质的影响,很难获得好的电阻率均匀性.通过对外延生长过程中杂质的引入,以及不同杂质的来源及特点进行深入分析,针对不同杂质来源的控制提出有效的解决方法,保障了生长出电阻率均匀性好的高阻外延层.     

VDMOS功率器件用200mm硅外延片工艺研究

200 mm尺寸的硅外延片是制备VDMOS功率器件的关键材料,其均匀性、结晶质量等材料技术指标与器件耐压、正向导通特性等电学性能密切相关,因此对大尺寸外延层的参数控制水平提出了严格要求。但由于反应区域面积较大、涉及反应因素条件较多,传统外延工艺下边缘参数偏离目标值5%～10%,无法满足器件要求,各项工艺条件的配合度成为亟待解决的技术问题。通过外延系统流场和热场的优化,可将外延片内的厚度和电阻率不均匀性控制在3%以内,并且结晶质量良好,实现了高质量200 mm硅外延片的生长。     

桶式外延炉吹扫工艺改善外延层电阻率均匀性的研究

随着硅外延片在器件制造领域应用的不断扩展,对用于制作器件的外延片的要求也越来越高,其中最重要的是准确控制外延层电阻率及其均匀性。由于衬底自掺杂与系统杂质因素的影响,使得外延层电阻率的控制十分困难,同时电阻率均匀性也大大降低。通过对外延生长过程中外延层表面气体边界层的原理进行分析,提出了变流量吹扫工艺,减少边界层中杂质浓度,制备出电阻率均匀性好的外延片。     

GaP外延层引入杂质的成因研究

利用ＳＩＭＳ方法对一种先进的液相外延法制成的ＧａＰ处延层杂质进行了研究。这种外延层中杂质种类少，含量小，过渡元素仅含Ｃｒ和Ｆｅ，质量可与日本同类产品相比；表明外延层中杂质的引入主要来源于外延过程。还初步研究了掺杂Ｚｎ的数密度随深度的分布情况，杂质的分布与掺杂Ｚｎ的分布呈相关趋向。因此，杂质的引入还可能与Ｚｎ的纯度有关。外延层中Ｐ＾＋层的厚度估计为１μｍ。     

功率VDMOSFET外延层参数的优化选择

本文推导出外延层穿通击穿情况下均匀掺杂外延层电阻率和厚度的关系式,及使外延层理想比电阻ρW取最小值时电阻率和厚度的精确表达式。从比导通电阻最小的要求考虑,提出了优选外延层参数的方法,计算结果表明,此法优于传统方法和C.Hu方法,可使VDMOSFET的比导通电阻达到最小值。     

渗硼层过渡区组织的研究

研究了纯铁、碳钢及低合金钢的渗硼层与基休之间形成的过渡区的组织和性能。低、中碳钢渗硼层过渡区的晶粒异常粗大，而纯铁及高碳钢的渗硼层过渡区组织无异常粗大现象。中碳钢的过渡区在紧靠硼化物层的窄小区域内有富碳现象，但整个过渡区并不富碳。渗硼过渡区的异常粗大组织主要是由于过渡区中的硼与ＡｌＮ作用后形成ＢＮ，使ＡｌＮ的阻碍奥氏体晶粒长大作用减弱而造成的。高碳钢渗硼层前沿的羽毛状组织中包含有 Ｆｅｓ（Ｃ．Ｂ）及 ＦｅＢ这两个相。     

重掺衬底/轻掺硅外延层制备工艺研究

轻掺硅外延层/重掺衬底的过渡层结构、厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关.通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低一个数量级,可以有足够的反应时间攀升到稳定轻掺态.但在光电探测应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确,均匀性好、过渡层窄,晶格...     

低功耗肖特基整流器件用200mm高均匀性硅外延层生长工艺研究

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大,易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。本文利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性<1.0 %,电阻率不均匀性<1.1 %,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

功率VDMOS器件的新型SPICE模型

为解决垂直双扩散金属氧化物半导体(VDMOS器件)模型精确度差的问题,建立了一套新的VDMOS模型.与其他模型相比,该模型在VDMOS器件源极、漏极、栅极3个外部节点的基础上,又增加了4个内部节点,从而将VDMOS器件视为1个N沟道金属氧化物半导体(NMOS)与4个电阻的串联.采用表面势建模的原理计算了积累区的电阻,并对寄生结型场效应晶体管(JFET)耗尽及夹断2种状态进行分析,计算出寄生JFET区的电阻.分别考虑VDMOS器件外延层区与衬底区的电流路径,建立了这2个区域的电阻模型.模型仿真值与器件测试值的比较结果表明,该模型能够准确拟合VDMOS器件线性区、饱和区及准饱和区的电学特性.     

VDMOS功率器件的优化设计与研制

讨论了VDMOS功率器件的外延层结构,结终端技术,芯片背面多层金属化的优化设计理论与器件制造工艺技术;导出了BV_(DS)≥500V,I_(DS)≥IA的VDMOS外延层结构参数和终端结构模型与参数,给出了芯片背面多层金属化的工艺条件和制造VDMOS芯片的集成电路平面工艺流程.     

基于min型表现外延的反馈外延外包络

相对于max型表现外延,给出min型表现外延的定义,利用min型表现外延构造了概念关于因素的min型反馈外延.研究了min型反馈外延与概念外延以及复杂因素min型反馈外延与简单因素min型反馈外延之间的关系,得到了与min型反馈外延相关的一些重要性质.定义了min型反馈外延外包络,给出一种从概念外延"内部"对概念外延进行逼近的方法.     

立方相GaN外延层中堆垛层错的非对称性

通过TEM截面像和平面像的观察，对于用低压金属有机化合物气相外延（LP-MOVPE）法在GaAs（001）衬底上制备的立方相GaN外延层中的缺陷结构进行了观察和分析。结果表明，在立方GaN/GaAs（001）外延层中存在很高密度的堆垛层错，层错密度及其宽度在相互垂直的（110）方向上有明显的差异，闪锌矿结构中α位错与β位错间的差异可能是层错出现非对称性的原因。     

AsCl_3/Ga/H_2系统GaAs外延片的高分辨率深能级瞬态谱研究

用 AsCl_3/Ga/H_2气相外延系统在 GaAs 衬底上生长出GaAs 外延层并制成 Au-GaAs 肖特基结构.利用高分辨率深能级瞬态谱(HDDLTS)仪研究了外延层中深能级的特性.结果表明,缺陷和杂质在外延层中引进若干较高浓度的深能级,经退火后缺陷深能级会被消除.     

MOCVD生长的InP外延层的输运及发光特性

使用ＭＯＣＶＤ生长技术，在ｎ型及半绝缘衬底上生长了ＩｎＰ外延层，通过对迁移率和低温光致发光，光反射谱的分析，得出了样品纯度与有关生长条件的关系。比较两种不同衬底上外延层的光荧光谱，发现杂质ｓ在ＩｎＰ外延层中的扩散是不容忽视的。